FPGA系统设计基础-Read.PPT

第1章FPGA系统设计基础 内容提要 本章介绍了可编程逻辑器件的编程器件工作原理，可编程逻辑器件的基本结构和电路表示方法，现代数字系统的设计方法，优秀FPGA设计的重要特征，可编程逻辑器件的一般设计流程，基于MAX十plusⅡ的设计流程，基于QuartusⅡ的设计流程，基于ISE的设计流程，Altera的可编程逻辑器件设计工具，Xilinx的可编程逻辑器件设计工具。 知识要点 可编程逻辑器件 FPGA 设计方法 设计流程 设计工具。 教学建议 本章的重点是掌握现代数字系统的设计方法和FPGA设计流程的概念。建议学时数为2～4学时。FPGA的设计方法和设计流程，需要通过实际的设计过程加深理解。注意不同设计工具的特点，注意不同设计工具的设计流程的相同点和不同点。FPGA设计工具的使用需要在以后章节中进行学习。 1.1可编程逻辑器件基础 1.1.1 概述 可编程逻辑器件（Programmable Logic Device，简称为 PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。目前生产和使用的PLD产品主要有PROM、现场可编程逻辑阵列 FPLA（Field Programmable Logic Array）、可编程阵列逻辑 PAL（ Programmable Array Logic）、通用阵列逻辑 GAL（Generic Array Logic）、可擦除的可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）、现场可编程门阵列 FPGA（Field Programmable Gate Array）等几种类型。其中EPLD、CPLD、 FPGA的集成度较高，属于高密度PLD。 1.1.1 概述 可编程只读存储器PROM（包括EPROM、EEPROM）其内部结构是由“与阵列”和“或阵列”组成。它可以用来实现任何以“积之和”形式表示的各种组合逻辑。 可编程逻辑阵列PLA是一种基于“与一或阵列”的一次性编程器件，由于器件内部的资源利用率低，现已不常使用。 可编程阵列逻辑PAL也是一种基于“与一或阵列” 的一次性编程器件组成。PAL具有多种的输出结构形式，在数字逻辑设计上具有一定的灵活性。 通用可编程阵列逻辑 GAL是一种电可擦写、可重复编程、可设置加密位的PLD器件。GAL器件有一个可编程的输出逻辑宏单元OLMC，通过对OLMC配置可以得到多种形式的输出和反馈。比较有代表性的 GAL芯片是 GAL16V8、 GAL20V8和 GAL22V10，这几种GAL几乎能够仿真所有类型的PAL器件，并具有100％的兼容性。 可擦除的可编程逻辑器件EPLD的基本逻辑单位是宏单元，它由可编程的与一或阵列、可编程寄存器和可编程 I／O 3部分组成。由于EPLD特有的宏单元结构、大量增加的输出宏单元数和大的与阵列，使其在一块芯片内能够更灵活性的实现较多的逻辑功能 复杂可编程逻辑器件CPLD是EPLD的改进型器件，一般情况下， CPLD器件至少包含3种结构：可编程逻辑宏单元、可编程I／O单元和可编程内部连线。部分CPLD器件还集成了RAM、FIFO或双口RAM等存储器，以适应DSP应用设计的要求。 现场可编程门阵列FPGA在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。FPGA的功能由逻辑结构的配置数据决定，在工作时，这些配置数据存放在片内的SRAM或者熔丝图上。使用SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据，这些配置数据可以存放在片外的EPROM或其他存储体上，人们可以控制加载过程，在现场修改器件的逻辑功能。 1.1.2 可编程逻辑器件的编程器件工作原理 可编程逻辑器件按照编程工艺又可分为4个种类：（l）熔丝（Fuse）或反熔丝（Antifuse）编程器件；(2)UEPROM编程器件；（3）EEPROM编程器件；（4）SRAM编程器件。前3类器件称为非易失性器件，它们在编程后，配置数据保持在器件上；第4类器件为易失性器件，每次掉电后配置数据会丢失，因而在每次上电时需要重新进行数据配置。 1.可编程只读存储器（PROM） 熔丝（Fuse）或反熔丝（Antifuse）编程器件采用PROM结构。PROM的总体结构与掩模ROM相同，所不同的是在出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件。存储元件通常有两种电路形式：一种是由二极管组成的结破坏型电路；另一种是由晶体三极管组成的熔丝型电路，结构示意图如图1.1.1所示。 在结破坏型PROM中，每个存储单元都有两个对接的二极管。这两个二极管将字线与位线断开，相当于每个