VLDMOS栅漏电容非线性研究.DOC

50V LDMOS漏电容非线性研究 朱少博 孙伟锋 李海松 陆生礼 （东南大学国家ASIC系统工程技术研究中心，南京，210096） 摘要：本文借助软件模拟从器件结构和工艺参数角度研究了LDMOS漏电容Cd的非线性和源漏电压Vds的关系，研究了漂移区注入剂量，高压场板长度，场氧化层厚度，栅氧化层厚度，沟道区注入剂量等五个结构工艺参数对漏电容非线性的影响。主要分析了漂移区耗尽层对漏电容非线性的影响机理，以及不同的结构工艺参数如何通过改变漂移区耗尽层电容，进而影响漏电容非线性。最后提出了改善LDMOS的漏电容线性度的各参数调节方法以供参考。 关键词：非线性，漏电容，漂移区，场板，场氧厚度 The Nonlinear Analysis on Drain Capacitance of 50V LDMOS ZHU Shao-bo, SUN Wei-feng, LI Hai-song, LU Sheng-li (National ASIC System Engineering Research Center, Southeast University, Nanjing, Jiangsu 210096, P.R.China) Abstract: In this paper, the relationship between nonlinear drain-capacitance Cd of LDMOS and the drain-source voltage Vds is researched at the aspect of device structure and process parameter by simulation. The influences of five parameters (the doses of the drift, the length of the field plate, the thickness of field oxide layer, the thickness of gate oxide layer, the doses of the channel) on the nonlinear Cd are also discussed. The influence of drift depletion layer on the nonlinear Cd ,as well as the influence of the five parameters on the drift depletion layer, is especially analysed. The method to improve the linearity of Cd is finally proposed for consideration. Key word: nonlinear, drain capacitance, drift, field plate, field oxide 引言 MOS器件在功率IC的应用范围越来越广泛，人们研究功率MOS器件，为了得到高压高功率特性的同时，也越来越关注其非线性特点。因为在高精度模拟电路设计中非线性是非常关键，而且和许多其他性能参数相互制约的，例如在充放电电路中，电容的非线性会引起输出电压相当大的失真，人们从电路优化的角度，找到了诸如使用线性电阻的源级负反馈的方法来改善非线性[1]。本文则是从器件结构和工艺参数的角度，对器件寄生电容的非线性进行研究分析。 影响MOS电容非线性的主要因素是空间电荷层随外加偏压的变化，对于高压高功率LDMOS器件而言，影响其MOS电容非线性的因素更加复杂，如漂移区浓度、高压场板长度、场氧厚度等等。本文下面以LDMOS漏电容为对象，在保证LDMOS能够达到50V的源漏耐压条件下，研究LDMOS的不同结构和工艺参数的变化对漏电容Cd非线性的影响。 器件结构和工艺参数 本文借助了Tsuprem4软件建立器件模型，然后用Medici进行电学参数分析。器件结构如图1所示。图中器件整体长度为14um，外延层为浓度1.6×1014 cm-2的N型杂质，然后普注入剂量为1×1013cm-2的硼作为P阱，漂移区注入剂量为7×1012 cm-2的磷，沟道区注入剂量为8×1012 cm-2的BF2，栅氧厚度为60nm，场氧厚度为600nm，多晶栅和多晶场板的厚度为700nm。P+衬底接触注入和N+源漏注入都采用自对准工艺，P+衬底接触注入为浓度5×1015 cm-2的BF2，N+源漏注入为浓度5×1015 cm-2的砷。器件的关态耐压达到50V以上。 LDMOS漏电容非线性分析： 普通线性电容的Q-V曲线是线性的，也就是电容值是保持不变的，但是在MOS结构中，由于绝缘层半导体