《电工与电子技术》第9章组合逻辑电路.ppt

例9.3.18 将逻辑函数 化简为最简与或表达式，并用与非门画出其逻辑图。 解 将Y表达式中的乘积项逐一填入卡诺图，可以从表达式直接填图，如： 对应AB = 10的4个小方格（下面一行应填写4个1）， 为对应D = 0的8个小方格（左、右两列应填写8个1 ），等等。填完后，画合并圈，化简后得三项 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 1 1 此式即为最简与或表达式。利用摩根定理，可将其写成与非表达式 画出用与非门画出其逻辑图 A Y C B 1 D 由于外界条件的限制，某些输入变量取值的组合不可能出现，它们对应的最小项称为约束项或任意项。约束项用φ表示（或用 ? 表示），其值可以取0，也可以取1。利用约束项可使逻辑函数化简到更简。 （4）利用约束项进行化简 AB CD 00 01 11 10 00 01 11 10 1 1 1 φ φ φ φ φ φ 例9.3.19 某电路有四个输入端A、B、C、D，当输入变量ABCD的取值组合为0011、0110、和1001时，输出Y = 1，而ABCD为 0111、1011、1100、1101、1110、1111的六种组合不会出现。写出Y的最简与或表达式。 解 : 根据题意 在卡诺图中填入1，而不会出现的六个约 束项可组成Y的约束条件 ?d (7, 11, 12, 13, 14, 15) = 0 在约束项对应的方格内填入φ。 AB CD 00 01 11 10 00 01 11 10 1 1 1 φ φ φ φ φ φ 合并画圈时，可将φ视为1，与Y=1格圈在一起。1格必须圈入，而φ可不圈入。由图所示的3个合并圈，最后化为3项 组合逻辑电路的分析，是在已知逻辑图的情况下，通过分析和化简，确定其逻辑功能。组合逻辑电路的设计是根据逻辑功能的要求，设计出实现该功能的最佳电路。所谓最佳，是指在使用门电路的种类最少的同时，使用门的个数最少。组合逻辑电路的设计也称为组合逻辑电路的综合。 9.4 组合逻辑电路的分析与设计 9.4.1 组合逻辑电路的分析 （1）根据逻辑图，写出逻辑函数表达式； （2）对逻辑函数表达式进行化简； （3）根据最简表达式列出真值表； （4）由真值表确定逻辑电路的功能。 组合逻辑电路的分析步骤如下： 解 根据逻辑图，分别写出与非门和或非门的逻辑表达式 例9.4.1 分析图示逻辑电路的功能。 Y1 A B Y C Y2 ≥1 A B C Y = AB? ABC = ABC 该电路实现三输入与门的功能 例9.4.2 分析图示逻辑电路的功能。 解: 写出输出与输入的逻辑关系式 = 1 A B Y Y A B 1 1 1 可见电路实现异或的功能，可简化为异或门。 例9.4.3 分析下图所示逻辑电路的功能。 A B Y1 ≥1 1 Y2 Y3 1 ≥1 ≥1 解 此电路有三个输出，由逻辑图可直接写出输出与 输入的逻辑关系式 A B Y1 Y2 Y3 0 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 0 真值表 由逻辑表达式列出真值表，可归纳出其逻辑功能： 当A ? B 时，Y1=1； A = B 时，Y2=1； A ? B 时，Y3=1。 是一位数值比较器，可对两个一位二进制数进行比较。 9.4.2 组合逻辑电路的设计 组合逻辑电路的设计步骤如下： （1）根据逻辑要求，定义输入输出逻辑变量，列出真值表； （2）由真值表写出逻辑函数表达式； （3）化简逻辑函数表达式； （4）画出逻辑图。 例9.4.4 设计一个三人表决逻辑电路。 解 设A、B、C表示三人投票：同意为1，不同意为0；Y表示投票结果：通过为1，否决为0。根据设定列出真值表。写出最小项表达式 A B C Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 利用卡诺图化简，得与或表达式 Y=AB+AC+BC A BC 00 01 11 10 0 1 0 1 1 1 0 0 1 0 用与门和或门实现的逻辑图如图（ a） A B Y