三位二进制同步计数器(无效态000 100)和串行序列发生电路设计(检测序号0100).doc

课程设计任务书  目录 1 数字电子设计部分 1 1.1程序设计的目的与作用 1 1.2课程设计的任务 1 1.3 三位同步二进制加法器和串行序列发生电路设计 1 1.3.1三位二进制同步加法器设计电路的理论分析 1 1.3.2串行序列发生电路设计 8 1.4设计总结和体会 13 1.5参考文献 13 2 模拟电子设计部分 14 2.1设计课程的目的与作用 14 2.2 设计任务、及所用multisim软件环境介绍 14 2.3 电路模型的建立 14 2.3.1比例运算电路Multisim仿真 14 2.3.2三运放数据放大器Multisim仿真 16 2.3.3求和电路Multisim仿真 16 2.3.4积分电路Multisim仿真 17 2.4 理论分析及计算 17 2.4.1比例运算电路的设计分析 17 2.4.2三运放数据放大器的设计分析 19 2.4.3求和电路的设计分析 19 2.4.4积分电路的设计分析 19 2.5 仿真结果分析 20 2.5.1比例运算电路的Multisim结果仿真分析 20 2.5.2、三运放数据放大器的Multisim结果仿真分析 21 2.5.3求和电路的Multisim结果仿真分析 23 2.5.4积分电路的Multisim结果仿真分析 23 2.6设计总结和体会 24 2.7 参考文献 24 1 数字电子设计部分 1.1程序设计的目的与作用 1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。 1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。 1.2课程设计的任务 1.2.1三位二进制同步计数器 1.2.2串行序列发生电路设计 1.3 三位同步二进制加法器和串行序列发生电路设计 1.3.1三位二进制同步加法器设计电路的理论分析 （1）因为无效态是000，100画出状态图如下： 001 010 011 101 110 111 （2）画时序图如下： CP Q0 Q1 Q2 （2）选择触发器，求时钟方程和状态方程 选择触发器 由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。 求时钟方程 采用同步方案，故取 CP0=CP1=CP2=CP CP是整个要设计的时序电路的输入时钟脉冲。 求状态方程 由状态图可直接画出电路Q2n+1Q1n+1Q0n+1的卡诺图。在分解开便可以得到Q2n+1、Q1n+1、Q0n+1的卡诺图如下： Q1nQ0n Q2n 00 01 11 10 ××× 010 101 011 ××× 110 001 111 次态Q2n+1Q1n+1Q0n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 × 0 1 0 × 1 0 1 （a） Q2n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 × 1 0 1 × 1 0 1 （ （b） Q1n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 × 0 1 1 × 0 1 1 （c） Q0n+1的卡诺图 显然由Q2n+1、Q1n+1、Q0n+1的卡诺图便可很容易的得到 Q2n+1= ++ Q1n+1=+ Q0n+1=+ （3）求驱动方程 JK触发器的特性方程为 Qn+1= J+ 变换状态方程，使之与JK触发器的特性方程形式一致 Q2n+1=++ =+（+) =+ Q1n+1=+=+(+)=+ Q0n+1=+=+(+)=+ 比较特征方程求驱动方程 因Q2n+1=J2+ K2=+ 故 J2=K2= 因Q1n+1=J1+ K1=+ 故 J1=1 K1= 因Q0n+1=J0+K0=+ 故 J0=1 K0= (4)检测电路是否