六进制加法计数器,串行序列发生器。40进制.doc

目录 1.六进制同步加法计数器（无效态：010，100） 1 1.1课程设计的目的 2 1.2设计的总体框图 2 1.3设计过程 2 1.4逻辑电路图 4 1.5实际电路图 4 1.6实验仪器 5 1.7实验结论 5 2 串行序列信号发生器的设计（检测序列010100） 6 2.1课程设计的目的 6 2.2设计的总体框图 6 2.3设计过程 6 2.4 逻辑电路图 8 2.5 实际电路图 9 2.6实验仪器 9 2.7实验结论 9 3 74161构成40进制同步加法计数器并显示 10 3.1课程设计的目的 10 3.2设计的总体框图 10 3.3设计过程 10 3.4 74191的状态表 10 3.5 芯片介绍 10 3.6 逻辑电路图 11 3.7实际电路图 11 3.8实验仪器 12 3.9实验结论 12 3.10参考文献 12 1 三位二进制同步加法计数器（010,111） 1.1课程设计的目的 1、了解同步加法计数器工作原理和逻辑功能。 2、掌握计数器电路的分析，设计方法及应用。 3、学会正确使用JK触发器。 1.2设计的总体框图 CPY 1.3设计过程 状态图： 选择的触发器名称: 选用三个CP下降沿触发的边沿JK触发器 输出方程: Y= Q0n 状态方程： Qn1Q0n Q2n 00 01 11 10 0 001 011 100 ××× 1 101 110 ××× 111 图1.1.1 3位二进制同步加法计数器的次态卡诺图 、 Q1nQ0n Q2n 00 01 11 10 0 0 0 1 × 1 1 1 × 0 图1.1.2 Q2n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 0 0 1 0 × 1 0 1 × 0 图1.1.3 Q1n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 发 0 1 1 0 × 1 1 0 × 0 图1.1.4 Q0n+1的卡诺图 由卡诺图得出状态方程为： = Q2n + = Q0n =+Q0n 驱动方程： = Q1n = Q0n = = =1 = 判断能否自启动 010→100→101；111→000→001 所以能进行自启动 1.4逻辑电路图 图1.1.5 逻辑电路图 1.5实际电路图 图1.1.6 实际电路图 1.6实验仪器 数字原理实验系统一台 集成电路芯片：74LS112二片 74LS08一片 1.7实验结论 经过实验可知，满足时序图的变化，产生000→001→011→100→101→110→000的序列。 2 串行序列信号发生器的设计（检测序列010100） 2.1课程设计的目的 1、了解串行序列信号发生器的工作原理和逻辑功能 2、掌握串行序列信号发生器电路的分析，设计方法及应用。 2.2设计的总体框图 CP Y 输入脉冲 串行序列输出 2.3设计过程 （1）状态图： （2）状态方程： Qn1Q0n Q2n 00 01 11 10 0 × 0 0 1 1 × 1 0 0 所以得到 Qn1Q0n Q2n 00 01 11 10 0 ××× 010 101 011 1 ××× 110 000 111 图1.2.1 3位二进制同步加法计数器的次态卡诺图 Q1nQ0n Q2n 00 01 11 10 0 × 0 1 0 1 × 1 0 1 图1.2.2 Q2n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 0 × 1 0 1 1 × 1 0 1 图1.2.3 Q1n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 0 × 0 1 1 1 × 0 1 1