厦门大学数电实验十五.doc

实验十五 集成二~五~十计数器应用 实验名称： 集成二~五~十计数器应用 姓 名： 学 号： 专 业： 自动化 实验日期： 2017年5月14日 实验报告完成日期： 2017年5月14日 实验十五 集成二~五~十计数器应用 实验目的 掌握集成二~五~十计数器的逻辑功能； 学会集成二~五~十计数器的应用； 实验原理 1.集成二~五~十进制计数器7490简介： 集成二~五~十计数器内部电路如图1所示，由四个J、K触发器组成。其中FF0为F’为T’触发器，在CP0作用下，Q0完成以为二进制计数；FF3~FF1组成异步五进制计数器，在CP1作用下，Q3Q2Q1按421码完成五进制计数；在计数基础上，集成计数器还附加S91、S92两个置9功能端和R01、R02两个置0功能端。 集成二~五~十进制计数器7490功能表： S91S92 R01R02 Cp0 Cp1 Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 1 ╳ ╳ 0 0 0 0 1 ╳ ╳ ╳ 1 0 0 1 0 0 0 Q3n Q2n Q1n 0~1二进制 0 0 0 000~100（421码五进制加法） Q0n 集成二~五~十进制计数器7490的应用： 构成8421BCD十进制加法异步计数器： 构成5421BCD十进制加法异步计数器： 构成模10以内任意进制计数器： ①反馈置0法：由于集成二~五~十计数器具有附加异步“入1”复位端R01、R02，因此在将集成计数器构成模10计数器基础上，适当利用计数器输出反馈回R01、R02，使计数器进入反馈端输出1状态时，计数器复位，达到改变计数器计数时序,完成模10内任意进制计数功能。 ②反馈置9法：由于集成二~五~十计数器具有附加异步“入1”置9端S91、S92，因此在将集成计数器构成模10计数器基础上，适当利用计数器输出反馈回S91、S92，使计数器进入反馈端输出1状态时，计数器置9，达到改变计数器计数时序,完成模10内任意进制计数功能。 实验仪器 示波器1台 函数信号发生器1台 数字万用表1台 多功能电路实验箱1台 实验内容 二~五~十进制计数器功能验证： 7490管脚图如图4所示，根据功能表，画出验证集成二~五~十进制计数器的测试图，自拟实验步骤进行验证。 构成8421BCD十进制加法异步计数器 按图2搭建电路，用单脉冲作时钟信号，用数码管显示8421BCD十进制加法异步计数器，验证其计数功能，写出计数时序表。 验证结果：单脉冲每按下一次，计数器计数一次。单脉冲每六次一个循环，当按下第十次时，计数器返回到初值。 Q1 Q2 Q3 Q4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 设计模6计数器： 在8421BCD十进制加法异步计数器上，利用”反馈置0法” 设计模6计数器,并自拟实验步骤用单脉冲作为时钟进行验证； Q1 Q2 Q3 Q4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 验证结果：单脉冲每按下一次，计数器计数一次。单脉冲每六次一个循环，当按下第七次时，计数器返回到初值。 4 构成5421BCD十进制加法异步计数器 设计如图搭建电路 真值表为 Q1 Q2 Q3 Q4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 5设计模7计数器 在5421BCD十进制加法异步计数器上，利用”反馈置9法” 设计模7计数器,并自拟实验步骤用单脉冲作为时钟进行验证；然后用10kHz的TTL信号作为时钟，用双线示波器观察并记录CP0、Q3、Q2、Q1、Q0波形。 Q1 Q2 Q3 Q4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 验证结果：单脉冲每按下一次，计数器计数一次。单脉冲每七次一个循环，当按下第七次时，计数器跳转到“9”这个状态，再按下一次即返回到初值。 7 设计24进制计数器（8421BCD） 设计电路如图所示 前一个为4进制计数器，后一个为6进制计数器，由实验验证得24进制计数器 8 设计60进制计数器（8421BCD） 设计电路如图所示 前一个为10进