网站大量收购闲置独家精品文档,联系QQ:2885784924

基于AT89C51单片机的电机控制综合设计.doc

  1. 1、本文档共27页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于AT89C51单片机的电机控制综合设计

创新课程设计报告 设计题目: 基于AT89C51单片机的电机控制综合设计 学 院: 机电工程学院 专 业: 测控技术与仪器 班级学号: 071 - 29 姓 名: 郑 L 同组人员: XXX、XX、XX 指导教师: XXXX 设计地点: XXXX 设计时间: XXXX 江西XX大学机电工程学院 目录 1 系统的设计 1 1.1设计的目的和要求 1 1.2系统原理 1 2 系统的构成 2 2.1控制器部分 2 2.1.1控制器分析 2 2.1.2控制器主要功能特性 2 2.1.2控制器引脚功能描述 3 2.2 数据显示部分 4 2.2.1 12864液晶显示模块概述 4 2.2.2 基本参数 4 2.2.3模块引脚说明 5 2.2.4 具体指令介绍: 5 2.2.5显示坐标关系 8 3 硬件电路设计 8 3.1 LCD控制电路原理图 8 3.2电机控制电路 9 3.3速度反馈电路 10 3.4 MCU接口 11 3.5 按键电路 11 4 软件设计 12 4.1程序要求 12 4.2 程序流程图 12 4.3 程序清单 12 4.3.1 LCD驱动程序 12 4.3.2 主函数程序 17 5程序的调试 21 5.1 编程软件KEIL C51简介 21 5.2 程序编译和调试 21 6 结语 25 1 系统的设计 1.1设计的目的和要求 基于AT89C51单片机的电机控制综合系统,以电机为被控对象,由AT89C51单片机作为控制器,结合速度反馈和LCD液晶显示模块,组成一个有较好控制性和实时性的电机控制综合系统。 1.2系统原理 系统的原理如上图1.2所示,控制器AT89C51通过外围电路控制电机转动。由速度反馈电路反馈电机的速度信息,并进行伺服计算和控制。整个系统的主要信息可以在LCD显示模块上显示。 2 系统的构成 2.1控制器部分 2.1.1控制器分析 AT89C51是一种带4K字节闪存可编程可擦除只读存储器(FPEROM—Flash Programmable and Erasable Read Only Memory)的低电压、高性能CMOS 8位微处理器单片机的可擦除只读存储器可以反复擦除1000次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。  ·与MCS-51 兼容   ·4K字节可编程闪烁存储器   ·寿命:1000写/擦循环   ·数据保留时间:10年   ·全静态工作:0Hz-24MHz   ·三级程序存储器锁定   ·128×8位内部RAM   ·32可编程I/O线   ·两个16位定时器/计数器   ·5个中断源   ·可编程串行通道   ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路AT89C51 提供以下标准功能:4k 字节Flash 闪速存储器,128字节内部RAM,32 个I/O 口线,两个16位定时/计数器,一个5向量两级中断结构,一个全双工串行通信口,片内振荡器及时钟电路。同时,AT89C51可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作,但允许RAM,定时/计数器,串行通信口及中断系统继续工作。掉电方式保存RAM中的内容,但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 Vcc:电源电压 GND:地 P0口是一组8 位漏极开路型双向I/O 口,也即地址/数据总线复用口。作为输出口用 时,每位能吸收电流的方式驱动8个TTL逻辑门电路,对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时,这组口线分时转换地址(低8位)和数据总线复用,在访问期间激活内部上拉电阻。在FIash编程时,P0口接收指令字节,而在程序校验时,输出指令字节,校验时,要求外接上拉电阻。 P1口是一个带内部上拉电阻的8位双向I/O口,P1的输出缓冲级可驱动(吸收或输出电 流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。FIash编程和程序校验期间,P1接收低8位地址。 P2口是一个带有内部上拉电阻的8位双向I/O口,P2的输出缓冲级可驱动(吸收或输出 电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口,作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档