基于FPGA的数字示波器设计.ppt

电压跟随电路 采用运算放大器构成电压跟随电路，采用AD8021。AD8021是一款低噪声，高速放大器。 程控放大器 可控增益放大器（AD603），加在其梯型网络输入端的信号经衰减后，由固定增益放大器输出，衰减量是由加在增益控制接口参考电压决定。 而这个参考电压可通过控制器进行运算并控制DA芯片TLV5616输出来控制电压得到，从而实现较精确的数控。 信号采集电路 采用TI公司的高速模数转换器ADS901实现对波形的采集，ADS901是10位AD转换器，其最大采样频率为20MHz，其工作时钟为16MHz，由FPGA提供。 ADS901易于操作，性能稳定，能满足系统的设计要求。 显示模块电路 （VGA接口） 采用VGA显示，显示坐标比较法，将要显示点的坐标与图形数据进行数学比较，得到是否要显示，可以多个比较得到多个要显示的数据，从而得到显示数据，系统具有成本低、结构简单、应用灵活的优点。 FPGA内部逻辑实现 触发部分 在设计中采取的触发方式是内部软件触发，具体过程是在软件中设置一个触发点，当启动AD采样后，把从AD采集进来的数据与触发点数据进行比较，一旦满足设定条件，即有相邻的两个值分别大于和小于设定值，则会产生触发信号，RAM开始存储AD的采样值。 使用一个双口RAM，写和读完全分开，即RAM写入数据和读出数据分别使用不同的控制信号、时钟信号、和地址，其中写入数据的时钟可通过按键控制变化，满足不同频率采样，实现档位切换。读数据和写数据的完全分开协调了数据写入速度和读出速度不一致的矛盾。 数据存储 频率测量部分可设计硬件电路产生一个周期的触发信号，利用FPGA采集触发信号的上升沿，实现频率的测量，但是设计硬件电路需要考虑带宽，增加了成本，加大了硬件设计得难度。 因此我们选择软件触发的方式，在程序内部设置一个值，送入RAM的前后两个数据的值和内部设置的值相比较，一旦满足前一个值小于触发值，而后一个值大于触发值，则产生触发信号，程序通过记录触发值的上升沿测量频率值。 测频部分 本系统的软件设计是基于FPGA的Verilog语言，程序设计分为4个部分：VGA显示控制部分、按键控制部分、测频部分和AD与RAM数据传输处理部分。 软件设计 ? 2009 Eyeblaster. All rights reserved 数字存储示波器是测量信号的有效仪器设备。本系统的主要设计思想是将被测信号进行数字存储并将被测信号显示出来。  本设计采用FPGA 做主控芯片，可方便地实现信号处理与存储功能，而且易于用户重新编程定义、扩展功能。同时，本课题在设计过程中，以EDA软件为开发工具，采用硬件描述语言，以可编程逻辑器件为实验载体，实现了硬件设计软件化，提高了系统设计效率，并降低了设计成本。 总结 Thank you 指导老师：董玉华 答辩人：通信工程093班 王佳鑫 * NNG award + MRC Certification on first slide Eyeblaster Analytics is not a product – it is what marketers call a Component Brand ‘- i.e. it is a self-branded subset of a product * * Its a busy world and so much is fighting for our attention... Times have changed. We are in the instant digital world. Its fast-paced learning. Time is now even more precious. Now in this fragmented world it is about grabbing a few moments of my time. We have to learn to build brand moments We need a new way to measure those brand moments, we need to measure time!! Reveals difference between interest and intent * If I usually do something, and as a result I spent twice as long than the average on the page, it’s t