网站大量收购闲置独家精品文档,联系QQ:2885784924

基于串口通信的简单VGA电子相册.doc

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于串口通信的简单VGA电子相册

实 验 报 告 实验名称: [] 姓 名: 学 号: 指导教师: 实验时间: [2014年4月28日] 信息与通信工程学院 实验要求/目的/任务 。通过对的基本原理了解,用VHDL语言实现设计加深对VHDL语言的,进一步理解提高个的兴趣和动手、思考能力设计要求: 1、显示模式为?800×600×60Hz?模式(所需时钟频率为40MHZ); 2、; 设计原理/思路 2.1 。 VGA显示接口 H_SYNC:水平同步信号,每个水平扫描周期显示器刷新。V_SYNC:垂直同步信号,每个垂直扫描周期显示器刷新一帧; RGB:颜色信号,R——红色信号;G——绿色信号;B——蓝色信号 FPGA 是整个系统的核心,通过对其编程可输出红、绿、蓝三基色信号和 HS、VS 行场扫描同步信号。当 FPGA 接受输出的控制信号后,内部的数据选择器模块根据控制信号选择相应的图像生成模块,输出图像信号,与行场扫描时序信号一起通过 VGA 接口电路送入显示器,VGA 显示器上便可看到对应在的彩色图像。主芯片时钟由外部提供,由一片晶振提供 50 MHz 频率的时钟源,接入芯片全局时钟引脚 CLK。控制中,只需要考虑行同步信号(Hs)、场同步信号(Vs)以及红绿蓝(RGB)这5个信号。如果能从FPGA发出这5个信号到VGA接口,就可以实现对VGA的控制。在基于 FPGA 的 VGA 控制中,只需要考虑行同步信号(Hs)、场同步信号(Vs)、蓝基色(R)、绿基色(G)、红基色(B)这 5 个信号。如果能从 FPGA 发出这 5 个信号到 VGA 接口,就可以实现对 VGA 的控制。 2.2 VGA显示的原理 FPGA显示图像原理:常见的彩色显示器,一般由CRT(阴极射线管)构成。彩色是有R,G,B(红:RED,绿:GREEN,蓝:BLUE)三基色组成。显示是用逐行扫描的方式解决,阴极射线枪发出电子束打在涂有银光粉的荧光屏幕上,产生R,G,B三基色,合成一个彩色像素。扫描从屏幕的左上方开始,从左到右,从上到下,进行扫描,每扫完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行同步,扫描完所有行,用场同步信号进行场同步,并使扫描回到屏幕的左上方,同时进行场消隐,预备下一场的扫描。 它的行场扫描时序示意所示。现以正极性为例,说明CRT的工作过程:R、G、B为正极性信号,即高电平有效。当VS=0,HS=0时,CRT显示的内容为亮的过程,即正向扫描过程约为26us。当一行扫描完毕,行同步HS=1,约需6us,期间,CRT扫描产生消隐,电子束回到CRT的左边下一行的起始位置(X=0,Y=1);当扫描完600行后,CRT的场同步VS=1,产生场同步是扫描线回到CRT的第一行第一列(C=0,Y=0处,约为两个行周期)。HS和VS的时序图。T1为行同步消隐(约为6us);T2为行显示时间(约为26us),T3为场同步消隐(两行周期);T4为场显示时间(600行周期)。 行场扫描时序图 2.3 系统工作原理 将电子相册控制模块分为这样几部分:PLL锁相环、VGA时序控制模块、串口通信写入SRAM数据模块、存储器SRAM读出模块。其中PLL锁相环把50MHZ的输入时钟频率产生40MHZ的输出频率,并提供给其它模块作为时钟;VGA时序控制模块用于产生800×600的显示范围,并控制显示范围和消隐范围以及产生水平同步时序信号hs和垂直同步时序信号vs的值;存储器读出模块提供给SRAM地址并按地址读出12位数据(red[3..0],green[3..0],blue[3..0]),然后得到R、G、B的值,并把R G B的值通过VGA接口传到VGA显示器。 系统原理图 实验原理说明 1 设计流程 3.2 顶层模块的原理图 读取SRAM 控制VGA时序显示 模块 3.3 RTL视图及电路图 读取SRAM 控制VGA时序显示 模块RTL视图 3. 使用的硬件和FPGA连接的电路图 FPGA所用的管脚分配 选用FPGA为Altera公司的CycloneII系列EP2CC8。主时钟50MHz。管脚分配如下。 实验结果 5. 硬件测试结果 1、 2、 5. 附实验结果照片:(注:可以多附几张实验现象照片) 实验心得 为了在课堂上完成这次实验,课下真的需要下一番功夫。首先,自己认真提前学习的语言的编程,又在课上听老师讲解重点。课下自己编写了一些简单的小程序,以熟悉语言,但是在课上分析的整体程序还是有一定困难,在老师的讲解下,才慢慢理解。在理解的基础上修改程序很简单,但是想要自己独立编写这样一个程序,我所以。if语句首先进行判断。这一点是用VHDL语言进行设计数字逻辑电路的共同点,是我们学习过程中必须

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档