89C51CPU核及片上系统设计.doc

湖州师范学院 课程设计总结报告 课程名称 工程项目设计训练 设计题目 8051/89C51 CPU核及片上系统设计 专 业 班 级 姓 名 指导教师 报告成绩 《工程项目设计训练》任务书 一、设计任务 完成流水灯的设计与模式选择 二、设计要求 (1)了解8051/89C51单片机软核基本功能和结构，熟悉K8051单片机核信号端口功能； (2)掌握K8051单片机软核实用系统构建和软件测试方法； 三、器件和设备清单 序号 名　称 规格/型号 单位 数量 1 EDA系统板 KX_7C5P 个 1 2 控制与显示模块 B4 个 1 3 USB编程器 USB_Blaster 个 1 四、参考设计 (1) K8051单片机软核基本功能和结构 与前面介绍的CPU相同，K8051单片机核也含有8位复杂指令CPU，存储器采用哈佛结构，其结构框图如图所示。K8051的指令系统与8051/2、8031/2等完全兼容，硬件部分也基本相同，例如可接64KB外部存储器，可接256字节内部数据RAM，含两个16位定时/计数器，全双工串口，含节省功耗工作模式，中断响应结构等等。不同之处主要有： 1、K8051是以网表文件的方式存在的，只有通过编译综合，并载入FPGA中才以硬件的方式工作，而普通8051总是以硬件方式存在的； 2、K8051无内部ROM和RAM，所有程序ROM和内部RAM都必须外接。从K8051结构模块框图可见，它包含了“数据RAM端口”和“程序存储器端口”，是连接外接ROM、RAM的专用端口（此ROM和RAM都能用LPM_ROM和LPM_RAM在同一片FPGA中实现）。然而普通8051芯片的内部RAM是在芯片内的，而外部ROM的连接必须以总线方式与其P0、P2口相接（AT89S51的ROM在芯片内，CPU核外）。 K8051结构模块框图 3、以软核方式存在能进行硬件修改和编辑；能对其进行仿真和嵌入式逻辑分析仪实现实时时序测试；能根据设计者的意愿将CPU、RAM、ROM、硬件功能模块和接口模块等实现于同一片FPGA中（即SOC）。 4、与普通8051不同，K8051的4个I/O口是分开的。例如P1口，其输入端P1I和输出端P1O是分开的，如果需要使用P1口的双向口功能，必须外接一些电路才能实现。 如图，K8051单片机的原理图实体图，下方是输入端，上方是输出端。其主要端口的功能如表所示。注意其中的双向口的表达方式。 K8051原理图实体图  K8051单片机核信号端口功能说明 单片机信号 端口类型 功能说明 ROMadr[15..0] 输 出 程序存储器地址总线 ROMdaO[7..0] 输 入 程序存储器数据总线 NMOE 输 出 程序存储器输出使能，低电平有效 RAMadr[7..0] 输 出 片内RAM地址总线 RAMdaI[7..0] 输 出 片内RAM数据输入总线（由单片机核输出） RAMdaO[7..0] 输 入 片内RAM数据输出总线 FOE 输 出 片内RAM数据输出使能，低电平有效 FWE 输 出 片内RAM数据写入使能，低电平有效 SFROE 输 出 外部特殊寄存器输出使能，低电平有效 SFRWE 输 出 外部特殊寄存器写入使能，低电平有效 NESFR 输入 如果没有外部特殊寄存器，拉高此电平 P0O[7..0] 输出 P0口数据输出端，8位 P1O[7..0] 输出 P1口数据输出端，8位 P2O[7..0] 输出 P2口数据输出端，8位 P3O[7..0] 输出 P3口数据输出端，8位 P0I[7..0] 输入 P0口数据输入端，8位 P1I[7..0] 输入 P1口数据输入端，8位 P2I[7..0] 输入 P2口数据输入端，8位 P3I[7..0] 输入 P3口数据输入端，8位 P0E[7..0] 输出 P0口作为双向口的控制信号8位，执行输出指令时，为低电平 P1E[7..0] 输出 P1口作为双向口的控制信号8位，执行输出指令时，为低电平 P2E[7..0] 输出 P2口作为双向口的控制信号8位，执行输出指令时，为低电平 P3E[7..0] 输出 P3口作为双向口的控制信号8位，执行输出指令时，为低电平 NEA 输入 使能程序计数器的值进入P0和P2口 X1 输入 单片机工作时钟输入端 X2 输入 单片机工作时钟输入端，但在进入休闲状态时可控制停止