微机原理及应用PCI(PeripheralComponentInterconnect).ppt

第5章 80Ｘ86总线操作及时序 本章要求 掌握8086/8088CPU在最小方式下的引脚功能定义及系统配置，了解其在最大方式下的引脚定义及系统配置 掌握总线操作的有关概念及最小工作方式下的几种主要操作时序 掌握总线的分类，了解目前流行的几种系统总线标准 注：本章仍为大纲第二章的部分内容，为配合现行课本顺序、便于学生参照学习，特进行了调整 5.1 8086/8088微处理器工作模式及外部结构 (8086CPU引脚功能及硬件连接) 引言：微处理器的外部结构表现为数量有 限的输入输出引脚，这些引脚构成了微处理器级总线。而学习时序的目的是为了加深对指令执行过程及CPU工作原理的了解。更重要的是 设计接口时，需考虑各引脚信号在时序上的配合。 一、总线结构与总线标准概述 概念回顾： 总线:是一组信号线的集合.它是器件之间通信和控制的的渠道. 如CPU与内存,内存与硬盘等等,他们之间的通信靠的就是总线. 数据总线,DB 按功能并行总线　 　　 地址总线,AB 控制总线,CB 按所在位置分 （1）片内总线 （2）片总线（又称元件级总线或局部总线） （3）内总线（又称为微型计算机总线或板级总线，一般称为系统总线：存储器和I/O设备通过接口电路连接在系统总线上。如ISA总线,PCI总线 ISA(Industry Standary Architecture)总线是8位/16位数据传输总线的工业标准. （4）外总线（又称通信总线） 二、 8086微处理器两种工作方式： 1、最小工作方式 当控制工作模式的引脚MN//MX接正电源时,8086 CPU将工作在最小模式状态，只含有一个CPU8086，此时系统控制线全部由8086自己发出。 用途：用来构成单处理机系统 2、最大工作方式 当控制CPU工作模式的引脚MN//MX接地时,8086CPU工作于最大模式状态，除8086CPU外，还可以有其它协处理器 如数字运算协处理器8087、 输入/输出协处理器8089系统部分总线控制信号由总线控制器8288提供 用途：该方式用于多处理机系统。 了解 IA-32微处理器的工作状态： 根据不同的时钟控制， IA-32微处理器具有下列几种时钟控制工作状态： 一、常规状态（Normal State）： 这种工作状态是指处理器运行在实模式、虚拟8086模式、保护模式或系统管理模式SMM下的总称。在此状态下，系统各部件正常运转，包括外部总线时钟和处理器内部时钟，处理器的所有特性与功能都是有效的。 二、几种暂停或睡眠状态 ? 暂停状态（Halt State）：指处理器自身成功地执行一条HLT指令后所进入的一种低功耗状态，在此状态期间，处理器内部时钟停止。 ? 停止允许状态（Stop Grant State）：当处理器识别到来自外部逻辑的一次有效的STPCLK信号后进入的一种低功耗状态，在此状态期间，处理器内部时钟停止。 ? 停止允许窥探状态（Stop Grant Snoop State）：当处理器处在暂停状态或停止允许状态时，若系统逻辑启动一次针对Cache的查询周期，导致处理器进入的另一种低功耗工作状态。 ? 睡眠状态（S1eep State）：该状态仅适应第六代处理器，当处理器处于停止允许状态时，如果引脚有效，则处理器进入另一种低功耗状态。 ?深度睡眠状态（Deep Sleep State）或称为停止时钟状态（Stop Clock State） ：当第五代以前的处理器处于停止允许状态或第六代处理器处于睡眠状态时，若使系统总线时钟BCLK停止，则导致处理器进入的一种系统最低功耗状态。 2. 为什么要研究时序 可以进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系。 可以深入了解指令的执行过程； 对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题。 四、80X86的封装形式及引脚特性 (一)封装形式 DIP — Dual Inline Package 双列直插式封装 QFP — Quad Flat Package 方形平面封装 8086CPU芯片的外封装为40条引脚的双列直插DIP（Dual In-line Package）封装 六、8086微处理器与8088微处理器的比较 最小模式下的连接示意图