时序逻辑电路——计数器.pptVIP

时序逻辑电路 ——计数器 班级：电子 职高部：吴凯 复习 一、时序逻辑电路的特点？ 答：电路的输出状态不仅与同一时刻的输入状态有关，而且与电路的原有状态有关，电路具有记忆功能。 二、时序逻辑电路的构成？ 答：由具有控制作用的逻辑门电路和存储记忆电路组成。通常所说的存储记忆电路指的是触发器。 三、JK触发器 符号： 真值表： J K Qn+1 逻辑功能 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 翻转 14.3 计数器 14.3.1 计数器的特点和分类 一、计数器的定义及应用 1. 定义： 用于对时钟脉冲个数进行计数，并且具有计数功能的电路。 2. 应用： 分频、定时、进行数字运算等。 二、计数器的特点 1. 输入信号： 计数脉冲 CP 2. 主要组成单元： 时钟触发器 三、 计数器的分类 按进制分： 二进制计数器 非二进制计数器 按计数 方式分： 加法计数器：随计数脉冲的输入而做依次递增计数。 减法计数器:做依次递减计数。 可逆计数器:计数过程可增可减。 按时钟 控制分： 同步计数器：时钟脉冲输入时触发器的翻转是同时发生的。 异步计数器：触发器的翻转有先有后，不同时翻转。 J2 K2 Q2 J1 K1 Q1 J0 K0 Q0 CP Q0 Q1 Q2 RD 电路特征： 3个JKFF的J、K端全部悬空，即J=K=1，所以来一个有效CP沿，FF翻转一次。 FF0 FF1 FF2 对于FF0，所接为CP，所以来一个CP的下降沿，FF0翻转一次 对其它FF，低位输出Q接相邻高位的CP端，所以每当低位由 1→0时，产生一个下降沿，使相邻高位FF翻转一次。 四、二进制计数器 1.异步二进制三位加法计数器 工作过程： 　　在计数前，Q2Q1Q0 =000；第1个脉冲输入后，Q2Q1Q0 = 001； 第 2 个脉冲输入后，Q2Q1Q0 = 010；第 3个脉冲输入后，Q2Q1Q0 = 011 ，··· ; 第 8个脉冲输入后，Q2Q1Q0 = 000，下一个脉冲来时，进入新的计数周期。 计数器所累计的输入脉冲个数是： N = Q2 ? 22 + Q1 ? 21 + Q0 ? 20 　　由于上述计数器在计数过程中各触发器是由低位到高位逐级翻转，因此计数速度受到限制。 CP Q0 Q1 Q2 2.波形图 2.异步二进制三位减法计数器 工作过程： 在计数前，Q2Q1Q0 = 000；第1个脉冲输入后，Q2Q1Q0 = 111； 第 2 个脉冲输入后，Q3Q2Q1Q0 = 110；第 3个脉冲输入后，Q3Q2Q1Q0 = 101 ，··· ; 第 8 个脉冲输入后，Q2Q1Q0 = 000，下一个脉冲来时，进入新的计数周期。 时钟方程： 下降沿触发翻转 二进制异步计数器级间连接规律 例题：由JK触发器组成的异步二进制三位减法计数器如图所示，画出各触发器Q端的波形。 作业：p232 8.2 8.3