基于 FPGA LON 网络高速智能节点设计.pdf

基于 FPGA 的LON 网络高速智能节点的设计 作者:王传云 杨辉 来源:微计算机信息 摘要：本文介绍了一种基于 FPGA 芯片的高速智能节点的硬件结构和软件设计，旨在提高现在 LON 网络的 智能节点的处理能力和通用性。 关键词：FPGA LON 网络 智能节点 通用 高速 1 概述 LonWorks 现场总线（简称 LON 总线）是美国 Echelon 公司推出的局部操作网络，为集散式监控系统提供 了很强的实现手段，成为当今流行的现场总线技术之一。现在的测控系统中，连接在现场总线网络上的每 一个节点，即传感器、变送器、执行器等都不再是单功能的传统仪表，而是具有数据采集、转换、控制、 计算、报警、诊断及数字通讯等功能的智能化设备（智能节点）连接在网络上的各种智能现场设备共享总 线信道，进行数据和信息交换，相互协调工作组成一个完整的现场总线控制系统。LON 总线技术使用开放 式的通信协议 LonTalk ，为设备之间交换控制状态信息建立了一个通用标准并，在硬件芯片的支持下实现 了实时性和接口的直观、简洁的现场总线的应用要求。在LON 总线技术中所有节点都包括一个用以实现通 信管理、输入、输出和控制等功能的神经元芯片（Neuron Chip ）-- LON 总线技术的核心，它不仅是 LON 总线的通信处理器，也是数据采集和控制的通用处理器，LON 总线技术中所有网络的操作实际上都是通过 它来完成的。因此网络中节点的设计是实现 LON 总线技术的一个关键所在。 2 智能节点开发的一般方法 智能节点是控制网络中分布在现场级的基本智能单元，主要用于接受和处理来自传感器的输入数据，执行 通信和控制任务以及控制执行起操作等。智能节点中的核心技术是 LONTALK 协议和神经元芯片。智能节 点的开发分为两类：一类是利用神经元芯片完成所有的工作（包括通信和用户应用程序），节点中不再包 含其他处理器。这类智能节点成为基于神经元芯片的节点。另一类是只利用神经元芯片完成通信工作，而 用户的应用程序由其他的处理器（如微处理器、微控制器或 PC 机来完成）这种智能节点成为基于主机的 节点。 (1) 以Neuron 芯片为核心的控制节点 图 1 为以 Neuron 芯片为核心的控制节点的结构框图。 神经元芯片是一组复杂的 VLSI 器件，通过独特的硬件固件相结合技术，使一个 Neuron 芯片几乎包含一个 现场节点的大部分功能若加上收发器就可以构成一个典型的现场控制节点。 此设计方法由于 Neuron 芯片是 8 位总线，目前只支持最高主频是 10MHz，因此它能完成的功能也十分有 限，对于一些复杂的控制如带有PID 算法的单回路多回路的控制就显得力不从心。且其片载操作系统基于 一种巡检机制,不太适合于实时性很强的控制节点。 图 1 以Neuron 芯片为核心的控制节点结构 图2 采用 MIP 结构的控制节点结构 (2) 采用 MIP 结构的控制节点 图2 为 Host Base 结构的节点框图。鉴于方法（1）的缺点，采用MIP 结构是解决这一问题的好办法，将 Neuron 芯片作为通信协处理器，用高级主机（上位管理机）的资源来完成复杂的测控功能。 对于这种方法，由于高级主机（上位管理机）和各智能节点间，属于多对一通信，当节点增多时，容易引 起网络的阻塞，且一旦发生网络阻塞,网络上的数据传输效率将显著降低。 此外，现有大多 LON 网络的智能节点应用中，数据采集系统通常采用单片机或DSP(数字信号处理器)作为 CPU,控制 ADC （模/数转换器）、存储器和其他外围电路的工作。但是单片机的时钟频率较低，难以适应 高速数据采集系统的要求，而 DSP 虽然可以实现较高速的数据采集，但其速度提高的同时也提高了系统的 成本。FPGA （现场可编程门阵列）有单片机和DSP 无法比拟的优势：时钟频率高，内部时延小；全部控 制逻辑由硬件完成，速度快，效率高；组成形式灵活，可以集成外围控制、译码和接口电路。 3 高速智能节点的设计 3.1 高速智能节点的硬件系统结构设计 该高速智能节点是基于 FPGA 架构来设计的。FPGA 是整个系统的控制中心和数据交换桥梁，而且能够实 现对底层的信号快速预处理，在很多信号处理系统中，底层的信号预处理算法要处理的数据量很大，对处 理速度要求很高，但算法结构相对比较简单，适于用 FPGA 进行硬件编程实现。 系统的原理框图如图 3 所示。 图3 通用高速智能节点总体结构框图 整个高速数据采集处理系统的主要硬件构成为：