微处理器体系结构 2.2.2.pptVIP

第*页 电气工程学院 2.2 Intel 80486微处理器体系结构 表2.1给出了Intel的CPU，从4004到PⅢ， 486是主流机种中代表性、典型性、上下 兼容性都很好的CPU。 宜粗不宜细 原则： 不讲实际结构，只能讲编程结构，即：站在程序员和用户的角度来看结构，这样得到了与实际布局有差异的，但简单得多的框图；只了解编程结构不会影响我们使用计算机，否则这样的结构是无意义的。 2.2.1 结构特点 80486是32位高性能处理器，它以提高性能和面向多处理器系统结构为主要目标，它具有 如下的特点：（P33） ① 80486采用的是单倍的时钟频率，即在80486CPU的CLK端输入的外部时钟频率就是其内部 处理器的工作时钟频率。 ② 内部包含有8K字节的指令/数据合用型高速缓存器。 ③ 内部包含了相当于增强型80387功能的浮点协处理器。 ④ 对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在指令执行 单元采用了RISC(Reduced Instruction Set Computing 精简指令集计算，整体提高CPU性能) 技术和流水线技术。 ⑤ 采用了突发式总线传输方式（有效地解决CPU与存储器之间的数据交换问题）。 ⑥ 内部数据总线的宽度有32位、64位等多种，并分别用于不同单元之间的数据通路 ⑦ 对某些内部寄存器中部分位的内容进行了变动和增加。 ⑧ 面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了支持多机操作的指令。 2.2.2 80486的内部结构与内部寄存器 内部结构 8个逻辑部件： 总线接口部件；指令预取部件；指令译码部件；指令执行部件； 段管理部件； 页管理部件； 高速缓存部件；浮点运算部件 各单元的功能 图2.3的简化结构图（实验讲义P1） 指令译 码部件 指令预 取部件 高速缓 存部件 总线 接口 部件 页管理 部 件 段管理 部 件 执行 部件 浮点数 部 件 外部数据总线 32位 控制总线 外部地址总线 32位 内部数据 总线 内部控制线 物理地址 物理地址 线性地址 逻辑地址 （1）总线接口部件： 完成CPU与外部总线上各种信号的交换，管理486CPU的168条引脚。 通过地址驱动器输出地址信号，以选择外部的存储单元或者I/O口； 通过数据总线收/发器，完成内部数据外送，把外部的数据或指令代码取回。 通过总线接口单元的相关部件，实现对各种控制信号、状态信号的管理 （2）指令预取部件： 完成译码前期工作——指令取入、排队分析、分解 总线接口单元对片外存储器的代码段发出地址信号，从中取出代码，经数据总 线进入指令预取单元。486有32字节的代码队列，平均可存放10条指令（486的指 令平均长度是3.2字节） （3）指令译码部件： 完成指令译码 对指令预取队列的指令代码流进行预译码，然后送入已译码的指令队列等候执行。 预译码的好处？在8086中，没有这一环节，译码时发现是转移或调用子程序指令，则 清空指令队列，重新提取指令和装入指令，再译码和执行，花费CPU时间。而486是在 执行指令的同时完成这些动作。 （4）指令执行部件：完成指令的执行 算术、逻辑运算，数据传送，位操作等 （5）段管理部件： 实施存储器管理 从286开始，引入了虚拟存储器概念，但虚拟地址最终要转换成为实际地址（物理地 址），段管理功能部件的主要任务就是把虚拟地址转化为线性地址，以便由页管理单元转 换为物理地址；在不采用页管理的情况下，“线性地址”就是“物理地址”。 （6）页管理部件： 把线性地址转化为物理地址 486的分页管理是在分段管理的基础上进行的，486的物理存储器可以分为若干个大小 固定为4K的页面（用来存放即将运行的程序的指令代码和数据），这是一种功能很强的 存储器管理方式。分页的目的是把处理器的地址空间映像到磁盘，以便使内存以 页为单位与磁盘进行交换，从而实现虚拟存储器系统中的物理存储器管理。 CPU 主内存