数字电路实验N译码器.pptVIP

实验二、译码器和编码器 译码器和编码器是两种常用的组合逻辑电路。 译码器是根据数码输出对应的状态 译码器常在微型计算机系统中作为地址译码器；或作为数据分配器使用 编码器是根据输入的状态输出对应的数码 编码器常用来实现键盘编码。 一、实验目的 掌握译码器、编码器的逻辑功能以及优先的概念 初步掌握集成电路级联的方法 二、实验内容一： 1、用一片74LS138设计一个8路输出的数据分配器；（为观看方便，将1HZ脉冲接入使能端，使对应的输出指示灯闪烁） 74LS138介绍 8路分配器逻辑图及真值表 线路连接示意图 二、实验内容二： 2、用两片74LS138级联，设计一个4线-16线译码器； 实验相关原理： 集成电路级联方式（P34） 输入端处理： 输入端包含地址线，将所有集成电路的地址线对应连接起来。?使用门电路或地址译码器138产生高位地址，实现对各集成电路的片选 ? 2、 4线-16线译码器逻辑图及真值表 二、实验内容三： 3、用两片8－3线优先编码器74LS148级联，设计一个16线-4线优先编码器 2、74LS148介绍 实验相关原理： 集成电路级联方式（P34） 输出端处理： 输出端包含地址线性质，一般应将带地址线性质的输出端通过逻辑门电路合并，逻辑门的属性由集成电路的无效输出来决定。 使能传递： 一般应将高优先级芯片的使能输出连到低优先级芯片的使能输入 ? 3-1、16线-4线优先编码器逻辑图 16线-4线优先编码器工作过程 译码器编码器 * * 单路输入 多路输出中选择1路输出 传达室 信件 信箱1 信箱2 信箱3 信箱4 信箱5 信箱6 信箱7 信箱8 通路选择 信件地址 信件 数据分配器示意 引脚图 逻辑功能示意图 使能控制S1~S3 选通地址输入 A2~A0 输出端Y0~Y7 Y7 1 1 1 Y3 1 1 0 Y1 1 0 0 Y？ A0 A1 A2 逻辑图 真值表 A2~A0=011时 S3=1时，使能无效，Y3=1 S3=0时，使能有效，Y3=0 可知A2~A0=011时，Y3=S3 以此类推，可得真值表 Y15 1 1 1 1 Y9 1 0 0 1 Y5 1 0 1 0 Y2 0 1 0 0 Y？ A0 A1 A2 A3 逻辑图 真值表 高 位 片 低 位 片 芯片地址线对应相连 设置高位地址线用于片选 举例：A3~A0=1001 时：A3=1左片使能无效而右片有效（选中） A2~A0=001选中它的Y1端，也就是系统的Y9 实现4位地址在16个输出端当中唯一选中一个输出端为0，即实现4-16线译码。 类推得其简略真值表 引脚图 逻辑功能示意图 148是8-3线（即8个输入端，3个地址码输出端）优先编码器。它的优先权按I7~I0的顺序从高到低排列。所谓优先，就是当两个或两个以上的输入端同时有效时，输出的总是优先权高的输入端的编码。 正常编码时，148的输出端输出有效输入端的地址编码。 注意：它的输出带有负逻辑，相当于地址编码取反后输出。如输入端I3有效时，应输出地址编码011，因为有负逻辑，最终将输出100。 引脚图 逻辑功能示意图 地址线输出 带有负逻辑 多个输入端 0有效 YEX/YS 扩展输出/使能输出 YEX/YS的作用： 在选通有效时，当有输入端为0时（称为有输入），YEX=0（表示本芯片在编码），YS=1（输出使能禁止信号）； 当没有输入时，YEX=1（本芯片未编码），YS=0（输出使能允许信号） 选通（使能输入）信号 编码是译码的逆过程。译码器的输出（多路）即编码器的输入（多路），前者的输入（地址线）也是后者的输出（地址）。 译码器级联时，地址线输入对应直接相连，则编码器地址输出也应对应相连。因为是输出，不能直接相连接，因此应当用逻辑门进行综合；译码器设置高位地址进行片选，则编码器应当有一个输出用于分别哪块芯片在工作 译码器级联后的输出不用处理，编码器级联后的输入也不需要。 148输出带有负逻辑，在使能无效或没有输入时，Y2~Y0=111，为使无效输出不影响有效输出，由A=A?1得到应采用“与”逻辑进行综合。此处采用的是与非逻辑门。故该16-4编码器为正逻辑输出。 需要一个高位地址输出用于分别两块不同的芯片。这里采用高优先级的右片YEX信号。 右片选通ST接地，使能一直有效。 右片的使能输出YS连接到左片的ST，实现对左片的使能控制。故右片为高优先级 左右片所有输入为1（无输入）时，此时两148的Y2~Y0均为111，右片的YEX也为1，则最终输出0000 当右片I2=0，右片Y2~Y0编码输出为101(负逻辑)；由于有输入，故右片YEX=0,YS=1，使左片选通ST无效，左片输出Y2~Y0为111；经与非门后，最终输出1010。表示右片I2即系统的I10。 使能无效，不能编码 当