4-硅和硅片制备幻灯片.ppt

  1. 1、本文档共46页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
4-硅和硅片制备幻灯片

88 die 200-mm wafer 232 die 300-mm wafer 更大直径硅片上芯片数的增长 图 4.13 300 毫米硅片尺寸和晶向要求的发展说明 表 4.4 4.6 硅的晶体缺陷 为了很好地实现先进的IC功能,半导体要求近乎完美的晶体结构。晶体缺陷(也称微缺陷)就是在重复排列的晶胞结构中出现的任何中断或杂质的引入。在硅的生长或加工过程中不产生一个缺陷是不可能的。然而,现代工艺已经可以生产缺陷密度非常低的硅。 缺陷密度是在每平方厘米硅片上产生的缺陷数目。在硅中主要存在三种普遍的缺陷形式: 点缺陷:原子层面的局部缺陷 位 错:错位的晶胞 层 错:晶体结构的缺陷 点缺陷 点缺陷存在于晶格的特定位置。图4.15显示了三种点缺陷。 最基本的一种缺陷是空位。这种缺陷当一个原子从其格点位置移动到晶体表面时出现。 另一种点缺陷是间隙原子,它存在于晶体结构的空隙中,这种点缺陷是由于化学元素杂质引入到格点里所产生的。 还有一种缺陷是当一个原子离开其格点位置并且产生了一个空位时,就会产生间隙原子-空位对,或叫Frenkel缺陷。 点 缺 陷 (a) 空位缺陷 (b) 间隙原子缺陷 (c) Frenkel 缺陷 图 4.15 位 错 在晶体中,晶胞形成重复性结构。如果晶胞错位,这种情况就叫做位错(见图4.16)。由于层的排列问题所造成的位错可以在晶体生长和硅片制备过程中的任意阶段产生。而且在硅片制备过程中引入的位错(称为诱生缺陷)在数量上往往远大于晶体生长时产生(原始)的位错。 诱生缺陷(位错)可以由器件制作过程中表面的热氧化(参见第10章)引起,另外硅片的机械加工或其他的高温工艺等也可引起位错。这种缺陷可以通过X射线分析或表面腐蚀检测到。 图 4.16 位 错 层错 (晶体的滑移) 层错与晶体结构有关,经常发生在晶体生长过程中。滑移就是一种层错,它沿着一个或更多的平面发生滑移(见图4.17)。 (a) (b) (c) 图 4.17 晶体孪生平面 另一种层错是孪生平面,就是在一个剖面上晶体沿着两个不同方向生长(见下图)。这种孪生剖面是因为在生长过程中的热影响或机械振动而产生的。 X X’ 图 4.18 硅片上的成品率 成品率 = 66 good die 88 total die = 75% 图 4.14 晶体生长 整形 切片 磨片倒角 刻蚀 抛光 清洗 检查 包装 4.7 硅片制备 图 4.19 硅片制备的基本工艺步骤 定位边磨角 径向研磨 为研磨准备单晶锭 4.7.1 整形处理 图 4.20 硅锭径向研磨 P-type (111) P-type (100) N-type (111) N-type (100) 图 4.21 硅片标识定位边 1234567890 定位槽 被刻印的标识数字 图 4.22 硅片定位槽和激光刻印 4.7.2 切片 锯刃 图 4.23 内园切割机 4.7.3 磨片和倒角 图 4.24 抛光的晶圆边缘 4.7.4 刻 蚀 图 4.25 用于去除硅片表面损伤的化学刻蚀 4.7.5 抛 光 上抛光垫 下抛光垫 硅片 磨料 图 4.26 双面硅片抛光 质 量 测 量 物理尺寸 平整度 微粗糙度 氧含量 晶体缺陷 颗粒 体电阻率 改进的硅片要求 正偏差 负偏差 真空吸盘 硅片 参考平面 平整度 平整度是硅片最主要的参数之一,主要因为抛光工艺对局部位置的平整度是非常敏感的,硅片平整度是指在通过硅片的直线上的厚度变化。它是通过硅片上的表面和一个规定参考面的距离得到的。 图 4.27 硅片变形 外 延 层 在某些情况下,需要硅片有非常纯的与衬底有相同晶体结构(单晶)的硅表面。还需要保持对杂质类型和浓度的控制。这需要通过在硅表面淀积一个外延层来实现。 在硅外延过程中硅基片作为籽晶,在硅片上面生长一薄层硅。新的外延层会复制硅片的晶体结构。外延层可以是n型也可以是p型,并不依赖原始硅片的掺杂类型。 硅外延发展的起因是为了提高双极器件和集成电路的性能,例如,可以在优化pn结的击穿电压的同时降低集电极串连电阻;在COMS集成电路中可以将闩锁效应降到最低。 在外延层上制造器件可以解决集电结的耐压和集电极串连电阻对衬底掺杂浓度的相互矛盾 E X Xmc1 Xmc2 n-epi n+ p n+Si衬底 Rc 器 件 隔 离 P-Sub P+ P+ P+ N-epi N-epi N+ P N+ p P-Sub N-epi

文档评论(0)

wnqwwy20 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:7014141164000003

1亿VIP精品文档

相关文档