单元电路读写控制电路.PPT

第４章 存 储 器 4.1 概 述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器 4.4 辅助存储器 用 1K × 4位 存储芯片组成 1K × 8位 的存储器 ？片 五、存储器与 CPU 的连接 1. 存储器容量的扩展 (1) 位扩展 （增加存储字长） 10根地址线 8根数据线 D D … … D 0 4 7 9 A A 0 ??? 2114 2114 CS WE 4.2 2片 (2) 字扩展（增加存储字的数量） 用 1K × 8位 存储芯片组成 2K × 8位 的存储器 11根地址线 8根数据线 4.2 ？片 2片 1K× 8位 1K× 8位 D7 D0 ??? ??? ??? ??? ??? WE A1 A0 ??? A9 CS0 A10 1 CS1 (3) 字、位扩展 用 1K × 4位 存储芯片组成 4K × 8位 的存储器 8根数据线 12根地址线 WE A8 A9 A0 ... D7 D0 … A11 A10 CS0 CS1 CS2 CS3 片选 译码 … … … … … … … … 4.2 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 ？片 8片 2. 存储器与 CPU 的连接 (1) 地址线的连接 (2) 数据线的连接 (3) 读/写命令线的连接 (4) 片选线的连接 (5) 合理选择存储芯片 (6) 其他 时序、负载 4.2 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 4.2 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K × 8位 1片 ROM 1K × 4位 2片RAM 4.2 2K ×8位 ROM 1K ×4位 RAM 1K ×4位 RAM … … … PD/Progr Y5 Y4 G1 C B A G2B G2A … … MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … … … … 例 4.1 CPU 与存储器的连接图 4.2 … … … (1) 写出对应的二进制地址码 例4.2 假设同前，要求最小 4K为系统 程序区，相邻 8K为用户程序区。 (2) 确定芯片的数量及类型 (3) 分配地址线 (4) 确定片选信号 1片 4K × 8位 ROM 2片 4K × 8位 RAM A11~ A0 接 ROM 和 RAM 的地址线 4.2 例 4.3 设 CPU 有 20 根地址线，8 根数据线。 并用 IO/M 作访存控制信号。RD 为读命令， WR 为写命令。现有 2764 EPROM ( 8K × 8位 ), 外特性如下： 用 138 译码器及其他门电路（门电路自定）画出 CPU和 2764 的连接图。要求地址为 F0000H~FFFFFH , 并 写出每片 2764 的地址范围。 4.2 … D7 D0 CE OE CE 片选信号 OE 允许输出 PGM 可编程端 PGM … A0 A12 六、存储器的校验 编码的纠错 、检错能力与编码的最小距离有关 L —