第12章 集成电路测试和封装.ppt

第12章 集成电路的测试与封装 ;设计错误测试 设计错误测试的主要目的是发现并定位设计错误，从而达到修改设计，最终消除设计错误的目的。 设计错误的主要特点是同一设计在制造后的所有芯片中都存在同样的错误，这是区分设计错误与制造缺陷的主要依据。 ;功能测试 测试目的 功能测试是针对制造过程中可能引起电路功能不正 确而进行的测试，与设计错误相比，这种错误的出 现具有随机性， 测试的主要目的不是定位和分析错误．而是判断芯 片上是否存在错误，即区分合格的芯片与不合格的 芯片。;功能测试的困难源于以下两个方面： 一个集成电路具有复杂的功能，含有大量的晶体管 电路中的内部信号不可能引出到芯片的外面，而测试信号和测试结果只能从外部的少数管脚施加并从外部管脚进行观测。 ;测试的过程 就是用测试仪器将测试向量(1和0组成的序列)， 通过探针施加到输入管脚，同时在输出管脚上通 过探针进行检测，并与预期的结果进行比较。 高速的测试仪器是非常昂贵的设备，测试每个芯 片所用的时间必须尽可能地缩短，以降低测试成 本。;集成电路测试所要做的工作，一是要将芯片与测试系统的各种联接线正确联接；二是要对芯片施加各种信号，通过分析芯片的输出信号，来得到芯片的功能和性能指标。 芯片与测试系统的联接 分为两种： 芯片在晶圆测试的联接方法 芯片成品测试的联接方法 ;集成电路测试信号联接方法 ;一种10探针头的实物照片 ;集成电路测试信号联接方法 ;12.2集成电路封装形式与工艺流程;封装的内容;封装的形式;按封装材料划分为： ;按与PCB板的连接方式划分为： ;按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等； 决定封装形式的两个关键因素: 封装效率。芯片面积/封装面积，尽量接近1:1； 引脚数。引脚数越多，越高级，但是工艺难度也相应增加； ;; 常用集成电路封装形式 ;;;;; 引线键合是将芯片表面的铝压点和引线框架上的电极内端（有时称为柱）进行电连接最常用的方法（见下图）。引线键合放置精度通常是＋5μm。键合线或是金或是铝，因为它在芯片压点和引线框架内端压点都形成良好键合，通常引线直径是25～75μm之间。;传统装配与封装 ;引线焊接;从芯片压点到引线框架的引线键合;;卷带式自动键合TAB技术;倒装芯片;倒装芯片封装;硅片压点上的C4焊料凸点;狸钒殖步须冶嗓彭刻崇缀菌磨眠峪艘肘缝萎敢鞠晒过肘叔拣捌粳婪树糖吏第12章 集成电路测试和封装第12章 集成电路测试和封装;倒装芯片的环氧树脂填充术  关于倒装芯片可靠性的一个重要问题是硅片和基座之间热膨胀系数（CTE）失配。严重的CTE失配将应力引入C4焊接点并由于焊接裂缝引起早期失效。通过在芯片和基座之间用流动环氧树脂填充术使问题得以解决。;倒装芯片面阵焊接凸点与引线键合 因为倒装芯片技术是面阵技术，它促进了对封装中更多输入/输出管脚的要求。这意味着C4焊料凸点被放在芯片表面的x-y格点上，对于更多管脚数有效利用了芯片表面积。;12.4 高速芯片封装 ;12.4 高速芯片封装 ;MCM技术的发展与进步 由于多芯片模块(MCM)的出现、发展和进步，推动了微组装技术发展。由于信号传输高频化和高速数字化的要求以及裸芯片封装的需要，因而要求有比起SMT组装密度更高的基板和母板。;多芯片组件，它是在混合集成电路(HIC)基础上发展起来的高技术电子产品，是将多个LSI和VLSI芯片和其它元器件高密度组装在多层互连基板上，然后封装在同一封装体内的高密度、高可靠性的电子产品，可以实现系统功能，达到电子产品的小型化、多功能、高性能。;MCM分类;近似芯片尺寸的超小型封装 可容纳引脚的数最多，便于焊接、安装和修整更换 电、热性能优良 测试、筛选、老化操作容易实现 散热性能优良 封装内无需填料 制造工艺、设备的兼容性好;12.6 数字集成电路测试方法;测试生成 指产生验证电路的一组测试码，又称测试矢量 测试验证 指一个给定测试集合的有效性测度，这通常是通过故障模拟 来估算的。 测试设计 目的是为了提高前两种工作的效率，也就是说，通过在逻辑 和电路设计阶段考虑测试效率问题，加入适当的附加逻辑或 电路以提高将来芯片的测试效率 。;集成电路芯片测试的基本形式 完全测试 对芯片进行全部状态和功能的测试，要考虑集成电路的所有状态和功能，即使在将来的实际应用中有些并不会出现。完全测试是完备集。在集成电路研制阶段，为分析电路可能存在的缺陷和隐含的问题，应对样品进行完全测试。 功能测试 只对集成电路设计之初所要求的运算功能或逻辑功能是否正确进行测试。功能测试是局部测试。在集成电路的生产阶段，通常采用功能测试以