PHY芯片88EE1111MDIO接口调试0.pdf

PHY 芯片 88EE1111 MDIO 接口调试 -Lufy 本次调试 88EE1111 PHY 芯片之主要目的主要对应为了将其默认的 GMII 接口通过配置成 RGMII 接口。因此，可能本文档涉 及到的内容并没有涉及到 PHY 芯片的 88EE1111 所有内容。 PHY 芯片管理接口： 88EE1111 芯片可通过硬件设置成两种管理接口，一种就是本文所提的 MDIO 接口。一 种对应的就是 Two_Wire_Serial_Interface(TWSI) ，也就是 I2c 接口，这不做讨论。主要硬件选 择是通过 88EE1111 的 CONFIG[6:0] 中的CONFIG[6]配置的 Bit2 选择，为 1，表示配置为 TWSI 接口，否则为 MDIO 接口。下面讲述对应 CONFIG[6:0]硬件配置。 88EE1111 芯片可通过 CONFIG[6:0]这些 IO 硬件配置一些基本模式。可配置 PHY Address、 PHY Operate Mode（操作模式）、Auto-Negotiation（自适应模式）。具体见 88EE1111 的 Hardware Configuration 部分。 对应通过将 CONFIG[6:0]连接模式如下，设置对应模式以及对应值： 这个表的意思对应就是如果 CONFIG[0]接到 VDDO 上，对应 CONFIG[0]配置的那些参数就 是 111。接 LED_LINK10 对应配置的参数位 110。 下面举例说明对应其硬件配置： 如下图：以下是对应其硬件连接方式。对应其配置意义：PHY Address 为 10010，选择 了TWSI 管理接口。 下面对应是我们的实际硬件原理图：（对应为 Xilinx 的 SP601 开发板） 对应图中 CONFIG[0]配置为 VDDO （111），CONFIG[1]配置为 VSS （000 ），CONFIG[2:5]配 置为 VDDO （111），CONFIG[6]配置为 LED_RX）（010 ）。对应其配置 PHY ADDRESS 为 00111， 其选择的管理接口为 MDIO 接口。 MDIO 接口时序： MIDO 接口对应有两个 IO，一个是时钟管脚 MDC，对应其最大时钟可达 8.3MHz，另外 一个是双向 IO，MDIO。对应 MDIO 硬件上需要上拉个 1.5K 到 10K 的上拉电阻。具体参阅 88EE1111 Datasheet Management Interface 部分。 EPREAMBLE(PRE):对应在准备操作前拉高 MDIO，拉高 32 个 MDC 时钟。 START OFFRAME(ST):在发完 PRE 后，对应在 MDIO 上发出一个 01 启动接口。 OPERATION CODE(OP)：在发完 ST ，接着发出对应指令，写为 01 指令，读为 10 指令。 PHY ADDRESS （PHY AD）：在 OP 后对应发送 PHY ADDRESS，这个跟 CONFIG[6:0]有关，这 里对应位 00111 。 REGISTER ADDRESS(REG AD)：发送一个 5Bits 的要操作的寄存器。 TURNAROUND(TA) ：写的时候发送一个 10 到 MDIO 引脚上，而如果是读，直接写 Z0 或 者 ZZ 上面，或者直接设置为将 FPGA 内部设置为三态高阻。 DATA:对应写，就是将 16Bits 数据写人，MSB FIRST。对应读读