.Verilog硬件描述语言cpu设计实例.pdf

简化的RISC CPU设计简介 简化的RISC CPU设计简介 西安邮电学院计算机系 西安邮电学院计算机系 西安邮电学院计算机系 前言 这个CPU模型只是一个教学模型, 设计也不一定 合理,只是从原理上说明了一个简单的RISC_CPU 的构成。我们在这里介绍它的目的是想说明： Verilog HDL仿真和综合工具的潜力和本文介绍 的设计方法对软硬件联合设计是有重要意义的。 我们也希望这一章能引起对 CPU 原理和复杂数 字逻辑系统设计有兴趣的同学的注意,加入我们 的设计队伍。由于我们的经验与学识有限，不足 之处敬请读者指正。 什么是CPU？ CPU 即中央处理单元的英文缩写，它是计算机的核心部件。 计算机进行信息处理可分为两个步骤： 1) 将数据和程序（即指令序列）输入到计算机的存储器中。 2)从第一条指令的地址起开始执行该程序，得到所需结 果，结束运行。CPU的作用是协调并控制计算机的各个部 件执行程序的指令序列，使其有条不紊地进行。因此它必 须具有以下基本功能： a)取指令：当程序已在存储器中时，首先根据程序入 口地址取出一条程序，为此要发出指令地址及控制信号。 b)分析指令：即指令译码。是对当前取得的指令进行 分析，指出它要求什么操作，并产生相应的操作控制命令。 c)执行指令：根据分析指令时产生的“操作 命令”形成相应的操作控制信号序列，通过 运算器，存储器及输入/输出设备的执行， 实现每条指令的功能，其中包括对运算结 果的处理以及下条指令地址的形成。 将其功能进一步细化，可概括如下： 1) 能对指令进行译码并执行规定的动作； 2) 可以进行算术和逻辑运算； 3) 能与存储器，外设交换数据； 4) 提供整个系统所需要的控制； 尽管各种CPU的性能指标和结构细节各 不相同，但它们所能完成的基本功能相 同。由功能分析，可知任何一种CPU内 部结构至少应包含下面这些部件： 1)算术逻辑运算部件（ALU）； 2)累加器； 3)程序计数器； 4)指令寄存器，译码器； 5)时序和控制部件。 RISC 即精简指令集计算机（Reduced Instruction Set Computer）的缩写。它是一种八十年代才出现的CPU，与 一般的CPU 相比不仅只是简化了指令系统，而且是通过 简化指令系统使计算机的结构更加简单合理，从而提高 了运算速度。从实现的途径看，RISC_CPU与一般的CPU的 不同处在于：它的时序控制信号形成部件是用硬布线逻 辑实现的而不是采用微程序控制的方式。所谓硬布线逻 辑也就是用触发器和逻辑门直接连线所构成的状态机和 组合逻辑，故产生控制序列的速度比用微程序控制方式 快得多，因为这样做省去了读取微指令的时间。 RISC_CPU也包括上述这些部件，下面就详细介绍一个简 化的用于教学目的的RISC_CPU的可综合VerilogHDL模型 的设计和仿真过程。 RISC CPU结构 RISC_CPU是一个复杂的数字逻辑电路，但是它的 基本部件的逻辑并不复杂。可把它分成八个基本 部件： 1) 时钟发生器 2) 指令寄存器 3) 累加器 4) RISC CPU算术逻辑运算单元 5) 数据控制器 6) 状态控制器 7) 程序计数器 8) 地址多路器 OPCODE2.. DATA7..0\I data7