网站大量收购独家精品文档,联系QQ:2885784924

基于FPA的图像压缩与解码.doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPA的图像压缩与解码

基于FPGA的图像压缩传输与解码 硬件设计部分 一、硬件完成的功能定义 1.使用FPGA普通端口作为GPIO使用。 2.使用FPGA开发板的50MHZ时钟分频后25MHZ作为VGA输出时钟。 3.时钟频率25MHZ完成行扫描信号计数。 4.时钟频率25MHZ完成祯扫描信号计数,并完成祯计数。 5.在行,场信号有效范围内进行VGA数据输出。 二、顶层模块划分 顶层的输入输出定义 信号名 输入/输出/Inout 说明 iCLK_50 输入 FPGA系统时钟50MHZ iCLRN 输入 保证整个系统复位 oVGA_R 输出 vga数据输出R通道 10bit oVGA_G 输出 vga数据输出G通道 10bit oVGA_B 输出 vga数据输出B通道 10bit oVGA_SYNC_N 输出 低电频控制信号 oVGA_BLANK_N 输出 控制ADV7123模拟信号 oVGA_CLOCK 输出 vga输出时钟25MHZ oVGA_HS 输出 行同步信号 oVGA_VS 输出 场同步信号 顶层模块输入、输出之间的时序关系: vag输入时钟50mhz,分频产生25mhz,作为vga输出时钟,PLL倍频,200mhz作为cpu时钟,UART接收来自串口数据。软件读取数据,处理后,输出数据。 软件设计部分 一、软件功能定义1 获取发送数据, 二:软件设计的总体设计及结构图 三:软件详细设计 1:用matlab取图像的reb值,将取出的rgb值写入文件。 2:读取rbg值,将十六进制数表示的rgb值转化为以该asc||值对应的字符(减少信息传输量),将转化后的的字符写入文件中。 3:对转化后的文件数据进行压缩,发送目标文件格式为, 文件头信息,发送文件的起始信息,用来判定开始发送数据,用三个字节,信息数据为GCL,一个字节表示最后一个字节的有效位,最后一个字节有效位为0bit- 8bit之间,一个字节表示文件中rgb的种类,0-255, 四字节,表示整个压缩文件的大小,其后数据格式为,字符及字符对应的出现次数,即字符频度信息,字符频度之后对应的是压缩信息。 4:具体软件的实现: Matlab取图片rgb值,写入rgb.txt文件中,处理得到对应字符文件,读取文件统计rgb值得种类及每种rgb值出现的次数。 根据统计rgb值得种类及次数,生成huffman树。 由生成的huffman树,递归生成huffmancode。 根据reb.txt文件内容和huffmancode生成压缩信。 四、软件功能测试 1:手工构造最简单的huffman树,huffmancode,compress code。 2:显示软件统计字符及频度与最小模型是否一样。 3:显示软件生成的huffmantab与最小模型huffmantab是否一样。 4:显示软件递归生成的huffmantab code与最小模型huffmantab code是否一样。 5显示软件递归生成compresse code与最小模型compress code是否一样。 一:软件功能定义2 UART串口发射接收。该模块主要用于数据发送与接收,UART_RXD作为接收端,UART_TXD作为发射端, 二:软件设计的总体设计及结构图 三:软件详细设计 1:初始化UART,将UART设置为单字节触发模, UART-STATUS.BITS.RRDY = 0; UART-SIATUS.BITS.TRDY =0 ; UART-DIVISOR.WORD=(unsigned int)(ALT_CPU_FREQ/baudrate+0.5); 将接收寄存器和发射中断状态寄存器清零,避免初始值得影响。同时设置发送速率,即波特率。 2:UART接收模块,当接到数据时,中断寄存器置位,进入中断服务程序,读取接收bufer中的数据,并将UART-STATUS.BITS.RRDY清零, 3:UART发射模块,将发送数据写入发送bufer中,当数据被发送成功之后,发送数据的状态寄存器位UART-SIATUS.BITS.TRDY自动置1,发送下一个数据前,需

文档评论(0)

jiaoyuguanliji + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档