基于FPA的DDS信号源设计.doc

基于FPGA的DDS信号源设计 摘要: 本设计采用直接数字频率合成(DDS)单片显示。直接数字频率合成design of a DDS generator based on FPGA Abstract: In this paper, an arbitrary waveform generator (AWG) is designed based on the theory of direct digital synthesis (DDS) and on the analysis of the performance of the output signal. The design uses a field programmable-gate-array (FPGA) chip to utilize the AWG. The preset and display of the output frequency and phase are controlled by a micro computer unit (MCU). The artribary waveform data can be downloaded and updated from a communication interface. The AWG can produce a high-resolution arbitrary waveform. Key words: DDS, Field Programmable-Gate-Array, Digital-to-Analog Converter, MCU 1 引言 信号源又称信号发生器是一种常用的它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备广泛应用于电子电路、自动控制和科学试验等领域信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。一般传统的信号发生器DDS（直接数字频率合成）基本原理 直接数字频率合成( Direct Digital Synthesis, 简称DDS)技术是频率合成领域中的一项新技术。如图1为DDS基本组成框图。 DDS是基于数值计算信号波形的抽样值来实现频率合成的，其工作原理是根据相位和幅度的对应关系, 通过改变频率控制字来改变相位累加器的累加速度,然后在固定时钟的控制下取样, 取样得到的相位值通过相位幅度转换得到与相位值对应的幅度序列,幅度序列通过数模转换得到模拟形式量化的正弦波输出。 DDS的核心就是相位累加器，利用它来产生信号递增的相位信息，整个DDS系统在统一的参考时钟下工作，每个时钟周期相位累加器作加法运算一次。加法运算的步进越大，相应合成的相位值变化越快，输出信号的频率也就越高。对于幅值归一化的正弦波信号的瞬时幅值完全由瞬时相位来决定，因为所以相位变化越快，信号的频率越高。ROM表完成将累加器相位信息转换为幅值信息的功能。再由D/A完成数字抽样信号到连续时域信号的转换，D/A输出的台阶信号再经低通滤波器平滑以得到精确的连续正弦信号波形。 图2是DDS各点输出信号波形。 相位累加器字长为N，DDS控制时钟频率为fc，时钟周期为，频率控制字为K。系统工作时，累加器的单个时钟周期的增量值为，相应角频率为 ，所以DDS的输出频率为，DDS输出的频率步进间隔。 因DDS输出信号是对正弦波的抽样合成，所以应满足Niqust定理的要求，即，也就是要求，根据频谱性能的要求，一般取。 当DDS相位累加器采用32位字长，时钟频率为30MHz时，它的输出频率间隔可达到。可见，DDS的基于累加器相位控制方式给它带来了微步进的优势。 DDS频率合成器具有以下优点：(1)频率分辨率高，输出频点多，可达个频点(假设DDS相位累加器的字长是N)；(2)频率切换速度快，可达us量级；(3)频率切换时相位连续；(4)可以输出宽带正交信号；(5)输出相位噪声低，对参考频率源的相位噪声有改善作用：(6) 只需改写存储器中的波形数据即可产生任意波形：(7)全数字化实现，便于集成，体积小，重量轻。 3 基于FPGA的硬件电路设计 早期的DDS系统使用分离的,随着整个电路系统运行频率的升高,采DDS电路有其自身无法克服的缺,主要表现在电磁兼容和系统工作频率上。专用DDS芯片专用DDS芯片发展为实现DDS(Field Programmable Gate Array)是目前广泛采用的一种可编程器件,它的应用不仅使得数字电路系统的设计非常方便,并且还大大缩短了系统研制的周期,缩小了数字电路系统的体积和所用芯片的品种。而且它的时钟频率已可达到几百兆赫兹,加上它的灵活性和高可靠性,非常适合用于实现波形发生器的数字电路部分。用FPGA设