==cpld和vhdl-10-11-国标符号.ppt

7.4 可编程逻辑器件——教材P200 IC的种类 1 通用集成电路（SSI、MSI） 3 可编程逻辑器件（PLD）半定制电路 PLD分类 高密度PLD：集成度大于1000门/片 CPLD FPGA PLD的基本结构和表示方法 x处为可编程熔断丝，出厂时都是通的。工作电流下不会熔断，但在编程电流下立即熔断。 综合工具将程序综合成熔丝图文件，下载到PLD，把不用的熔断丝熔断，生成设计电路。 低密度PLD 1. 一次性编程 PLA: Programmable Logic Array - 可编程逻辑阵列 PAL: Programmable Array Logic - 可编程阵列逻辑 2. 电可擦除编程 GAL: Generic Array logic - 通用阵列逻辑 20个管脚，灵活 高密度PLD CPLD：Complex Programmable Logic Device 复杂可编程逻辑器件 特点：几千门，上万门；掉电后数据保存。 FPGA: Field Programmable Gate Array 现场可编程门阵列 特点：几十万，上百万门；掉电后数据丢失。 7.5 复杂可编程逻辑器件--CPLD Altera 公司的EPM7000系列CPLD 实验用: EPM7128芯片 Xilinx 公司的XC9500系列CPLD 84脚，64个I/O口，128个宏单元，2500门 图7-34 EPM7128芯片内部结构(P206) CPLD各部分功能 逻辑阵列块（LAB） 多个宏单元的集合 可编程互连阵列（PIA） 可编程通道，通过编程实现I/O模块和功能模块间的通信 I/O控制块 在输出使能信号OE控制下--- 图7-35 宏单元结构 4.9 VHDL语言 Very high speed integrated circuit Hardware Description Language 4.9.1 VHDL程序结构 基本组成部分： 实体 + 结构体 例1：3-input 或门的VHDL描述（文件：or_3.vhd） library IEEE ; --打开IEEE库 use IEEE.std_logic_1164.all ; --调用程序包 entity or_3 is --实体 port(A, B, C: in std_logic ; --输入输出接口 F: out std_logic) ; end or_3 ; architecture arch_or3 of or_3 is --结构体 begin F = A or B or C ; --输入输出逻辑关系 end arch_or3 ; 1. 实体格式 entity 实体名 is port (端口名1：模式 数据类型； …… 端口名n： 模式 数据类型)； end 实体名； 1) 实体名：与存储文件名一致 ★ 2) 端口模式： in: 只允许输入 out: 只允许输出 inout: 双向 buffer: 带缓冲可回读 3) 语句以 ；结束，-- 为注释开始 4) 不区分大小写 2. 结构体格式 architecture 结构体名 of 实体名 is 结构体说明； - - 定义结构体内使用的信号、 常数、数据类型、函数 begin 描述语句； - - 描述输入和输出的逻辑关系 end 结构体名； 3. 库和程序包 程序包 package 常用资源打包，（数据类型、常量、子程序）， 以供调用和共享 库 Library 存放编译好的程序包，把性质相近、功能相似的包