4计算机组成原理(第四章).ppt

计算机组成原理：数据的机器运算 第四章 数据的机器运算 计算机的主要功能是对数据进行各种运算和处理，包括加、减、乘、除等基本的算术运算，与、或、非等基本的逻辑运算，以及由此构成的其它运算。运算器是实现这些运算的主要部件。 对于算术运算，无论运算多么复杂，最终都能分解为加法运算来实现。其中减法运算可以通过补码转化为加法来实现；乘、除运算可以转换为加减运算、移位操作来实现。加法运算和移位操作是计算机中最基本的两种运算操作。 由此可见，加法器是运算器的核心部件。在加法器的基础上增加移位功能、并通过选择输入控制条件，就可以实现所有的运算。 本章从两方面来讨论：运算器的基本硬件组成和运算方法。 本章主要内容 算术、逻辑运算的实现 定点加、减运算 数的移位和舍入操作 定点乘、除运算 规格化浮点运算 一、算术逻辑运算的实现 计算机中，加法运算是最基本的算术运算操作之一，这是因为加、减、乘、除运算最终都可以归结为加法运算；实现加法运算的核心运算部件是加法器。 加法器是由全加器和必要的逻辑电路组成的，以下将重点讨论全加器，以及并行加法器所涉及的进位问题。 1、全加器（FA） 全加器（FA）是最基本的运算单元，有三个输入量：操作数Ai、Bi 以及低位进位信号Ci-1 ；全加器有两个输出量：本位和Si以及向高位的进位信号Ci 。 根据真值表得： Si=Ai⊕Bi⊕Ci-1 Ci=AiBi+(Ai⊕Bi)Ci-1 全加器的逻辑方程和电路 根据得到逻辑表达式，可画出全加器的实现电路以及逻辑框图。 Si=Ai⊕Bi⊕Ci-1 Ci=AiBi+(Ai⊕Bi)Ci-1 全加器构成加法器 用全加器能够方便地构成加法器。按照构成方式，加法器可分为串行加法器和并行加法器。 串行加法器由一个全加器构成，数据一位一位串行送入加法器进行计算。串行加法器运算速度慢，一般很少使用。 并行加法器由多个全加器构成，其位数与操作数的位数相等，各位数据同时相加。并行加法器的最长运算时间主要取决于进位信号的传递时间。例如：11…11和00…01相加时，最低位产生的进位将逐位影响到最高位。 提高并行加法器速度的关键：加快进位产生和传递速度。 2、进位产生与传递 进位链的概念 在并行加法器中，每一个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出。我们把构成进位信号产生和传递的逻辑网络称为进位链。 进位链上某一位进位的表达式为： Ci = AiBi + (Ai⊕Bi)Ci-1 设 Gi=AiBi ，称为进位产生函数，取决于两操作数 Pi=Ai⊕Bi ，称为进位传递函数，一个操作数为1即传递 ∴ 进位表达式可以写成： Ci = Gi + PiCi-1 串行进位 用进位链把n个全加器串联起来，可实现两个n位数的相加。这种加法器称为串行进位的并行加法器，串行进位又叫行波进位。 3、并行加法器的快速进位 改进串行进位方式的基本思路：让各进位同时形成，避免各进位之间的直接依赖关系。以下首先分析进位关系。 展开C1=G1+P1C0 ；C2=G2+P2C1 ；… Cn=Gn+PnCn-1得关系式： C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0 ┇ 进位输出只与Gi、Pi以及最低位进位C0有关，且不依赖于低位进位Ci-1的输入，因此各个进位可以同时产生，形成并行进位。 并行进位实现原理（以４位为例） C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0 并行进位的特点 各个进位信号同时形成，与字长无关，提高了整体运算速度；并行进位又叫先行进位。 若一位进位需2ty，最长延迟时间(C0 Cn)也为2ty。 随着加法器位数的增加，Ci的逻辑表达式会变得越来越长，输入变量会越来越多，电路结构也会变得越来越复杂，导致电路实现也越来越困难。 并行进位方式仍需继续改进，才能有实用价值。这就是下面要介绍的分组进位方式。 单级先行进位 以16位加法器为例，将其分为4组，每组4位。 在组内，按照并行进位函数直接产生C1～C4，这些进位可同时得到。实现这种进位逻辑的电路被称为4位先行进位电路(CLA)，例如芯片74182。 利用这种4位一组的CLA电路和4位全加器可以构成4位