Basicflow(中最终版).ppt

Agenda 课程目标 学完这个单元后，你应该能够掌握： 创建一个Milkyway库来容纳你的设计 在启动IC Compiler时会读入所有必要的文件,学会解决常见的错误和警告 时序分析和优化的设置 能在IC Compiler进行布局、时钟树综合和布线的基本流程 Unit Roadmap General IC Compiler Flow 布局, CTS, 布线及优化 IC Compiler 数据流程 Unit Flow: From Setup to Output 逻辑数据 读入综合后的门级网表 IC Compiler能够打开Design Compiler生成的Milkyway数据 或是Design Compiler支持的其它格式 可以读入一个或多个文件 不允许相同的例化名 IC Compiler不支持非唯一的设计，例如，一个设计的多个例化具有相同名字！ 当读入一个非唯一例化的设计，你的ICC脚本的第一个命令应该是: 逻辑库（.db) 为所有标准单元(and, or, flipflop, …)提供时序和功能信息 为硬件宏单元(IP, ROM, RAM, …)提供时序信息 定义驱动/负载设计规则： 最大扇出和跳变 最大/最小电容 进行如下指定： CCS Library Support IC Compiler支持NLDM和CCS (Composite Current Source)库 基于CCS模型具有更加准确的时序、噪声，功耗模型 更精确的连线阻抗 密勒效应 动态的IR压降 多电压阀 温度逆增 NLDM模型对于90纳米及以下是不够精确的，在90纳米及以下要用CCS 模型 CCS Supported Throughout Galaxy IC Compiler 如何查找文件? 默认情况下，你必须定义所有文件的路径（不管是相对还是绝对） 你可以指定到哪些路径下寻找文件： 以上路径供IC Compiler用来读入或者找到文件 目标库 与link_library 和search_path变量一样，你需要定义用于映射和逻辑优化的逻辑库： 默许情况，target_library只指向标准单元库 逻辑参考库 门级网表包含标准单元和宏单元的例化，标准单元和宏单元的时序信息被存放在逻辑参考库里 Link命令将确保把所有例化单元的逻辑参考库都能找到 Shortcuts… 时序约束 “时序约束”是用来把对设计的时序要求传达给IC Compiler 应与逻辑综合用的是同一个时序约束文件（SDC） 约束管理 时序检查 在PR之前，必须确保设计是被完全约束的 对于没有被时序约束的路径，IC Compiler将不会对其进行优化 对于缺少外部负载和驱动特性的约束，不进行检查！ check_timing: False Paths check_timing报告所有没被约束的路径 错误的路径同样被认为是没有被约束的 下面命令是用来验证没有被约束的路径是不是OK 报告设计中设置的错误路径 将这些路径和check_timing报告的路径做比较 Physical Data Physical Libraries 包含标准单元和宏模块布局所必需的物理信息 定义布局的unit tile单元拼接 Milkyway 参考库 标准单元信息储存在 “视图”，例如： CEL:完整的版图视图 FRAM:用于布局布线的抽象视图 LM: 带时序和功耗信息的逻辑模型 (optional*) 工艺文件 (.tf file) 工艺文件对每一种工艺都是唯一的 包含金属层的技术参数: 每个金属层/过孔的层号和命名 介电常数 每个金属层/过孔的物理和电气特性 每个金属层/过孔的设计规则（最小线宽和最小线间距度等） 各种电量的单位和精度 要显示层的颜色和模式 … Example of a Technology File 指定参考库 Applying the Floorplan Copying the Floorplan from another MW Cell 如果一个设计已经在IC Compiler or JupiterXT平面规划过，再读入相同设计的新网表，这一步是很有用的 Opening a MW Design from JupiterXT 检查物理约束 检查库和平面规划: 物理库?逻辑库不一致 Core中放置单元的面积够不够 狭窄布局区域的警告 报告物理单元的数目、已用的sites和总利用率 RC参数 …可以通过man page查看更多细节 保存和导入设计单元 建立设计这一步做完，要保存Milkyway设计单元 默认情况下，link_library, search_path, target_library and TLU+ settings都会保