chapter 2 FPGA及CPLD硬件基础.ppt

2.基于查找表（Look Up Table)技术，SRAM工艺的FPGA。 代表产品有：Atlera公司的FLEX、ACEX、APEX系列，Xilinx公司的Spartan、Virtex系列。 FPGA大部分是基于SRAM编程，可以实现编程任意次，但编程 信息在系统断电时会丢失，每次上电时需从外部将编程数据重新写入SRAM中,因此需外部存储器。SRAM工艺的FPGA一般不可加密。 2.3 Xilinx XC9500系列CPLD产品 Xilinx公司的CPLD产品主要包括三种系列，分别是XC9500系列，CoolRunner XPLA3系列和CoolRunner-II系列。一、XC9500系列CPLD介绍 采用快闪存储技术（FastFlash），符合PCI总线规范，含JTAG测试接口电路，具有可测试性。具备在线可编程（ISP）能力。 传导延时tPD（Propagation delay）最快达3.5ns，宏单元数达288个，可用门数达6400个，系统时钟可达200MHz。 按照供电电压还可以进一步划分为3个小系列：XC9500 5V器件，XC9500XL 3.3V器件，XC9500XV 2.5V器件。XC9500XL和XC9500XV器件为低电压、低功耗的CPLD器件，使用XC9500XV器件可以比XC9500器件节省75%的功率，同时成本也大大降低。  XC9500系列器件特点如下: 二.XC9500系列CPLD介绍 1. Xilinx CPLD器件的命名 2.XC9500系列器件特征（5V电压） 3.XC9500XL系列器件特征（3.3V电压） 三、XC9500系列器件结构 与阵列中的5个直接乘积项用作原始的数据输入，用OR或XOR门来实现组合功能，它们也可用作时钟、复位/置位和输出使能的控制输入。 每个宏单元最多接受15个乘积项之和。 4. FastCONNECT开关  矩阵 开关矩阵的功能是将输入信号经过编程连接后送到各功能块的输入端。所有IOB的输入和FB的输出可以驱动开关矩阵。 每个FB可接收36个来自开关矩阵的输入信号。所有从开关矩阵到FB的信号延时是相同的。  5.输入/输出块   每个IOB包括一个输入缓冲器、输出驱动器。输出使能数据选择器和用户可编程接地控制输出使能信号由输出使能数据选择器提供，它可由以下4个选项之一产生：来自宏单元的乘积项信号PTOE；全局输出使能信号的任意一个；高电平1；低电平0。 6. 加电特性1) 加电期间：采用内部电路保持器件在静止状态，直到电源电压保 持在安全电平（近似3.8V），所有器件引脚和JTAG引脚被禁 用，所有器件输出用IOB上拉电阻使能禁止。2) 初始化：电源电压达到安全电平，所有用户寄存器开始初始化  （一般在100μs内） ，器件立即正常工作。3) 擦除状态：器件输出用IOB上拉电阻禁止，使能JTSG引脚，允 许器件在任何时间被编程。4) 正常工作状态：器件输入和输出被使能，JTAG引脚被使能，允 许在任何时候擦除器件或进行边界扫描测试。 2.4 CPLD/FPGA边界扫描测试 上世纪八十年代，联合测试行动组JTAG （Joint Test Action Group）提出了边界扫描测试BST （Boundary Scan Test）技术规范，用来有效测试引脚密度很高的集成电路芯片，使设计人员再也不必使用物理探针，甚至可以在器件正常工作时捕获有效数据。 边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元（Boundary-Scan Register Cell），它们可以相互连接起来，在芯片周围形成一个边界扫描链（Boundary-Scan Chain）。 1.3 EDA开发流程以FPGA为例： 3. 现场烧写（编程）CPLD芯片 1.将CPLD焊在PCB板上 2.接好编程电缆 调试：用下载电缆配置（编程）FPGA器件 固化：用通用编程器烧写将数据固化在一个专用的EEPROM中 加载：用配置好的EEPROM对FPGA加载数据 什么是查找表？ 查找表(LUT，Look Up Table)是可编程的最小逻辑构成单元。 一个N输入查找表 可以实现N个输入变量的任何逻辑功能。 当用户通过HDL语言描述一个逻辑电路后