chapter2_电路图基础.ppt

* * 动态CMOS电路（存在的问题） 1、输入变量只能在预充电期间变化，在求值阶段必须保持稳定 时钟上升沿前：Ma、Mb均截止，CL上电荷充满，以保持其高电平 时钟上升沿后： Ma导通，Mb截 止，CL上的电荷在CL和CA间重 新分配，使Vout有所下降 电荷分享（Charge sharing） ?? FET之间的寄生电容与负载电 容分享放电电荷和充电电荷，导致输出电压衰减 2、电荷分享（Charge sharing） * * 动态CMOS（存在的问题） 动态CMOS门的输入若出现1→0的翻转，就会导致预 充电电荷的损失 要避免这种损失，应使动态CMOS门在求值时只出现 0→1的翻转，方法是在预充电期间置所有的输入为0 在动态CMOS单元之间加1个反相器（多米诺单元） 3、多级不能直接级联 * * 多米诺逻辑 多米诺逻辑单元构成 基本动态逻辑 静态反相器 * * 多米诺逻辑 基本逻辑门 多米诺逻辑门实例 * * 多米诺逻辑 逻辑链构成 * * 多米诺逻辑 名称由来 只有当所有前级的电平转换已完成，本级才会有动作。 预充电 求值 * * C2MOS电路 C2MOS: 时钟控制CMOS电路 nFET静态逻辑电路 pFET静态逻辑电路 三 态 输 出 控 制 * * C2MOS电路 三态反相器 * * C2MOS电路 C2MOS门电路 使tr↑ 使tf↑ * * C2MOS电路 C2MOS门:版图 * * C2MOS电路 C2MOS门:特点 C2MOS的作用 通过控制逻辑门的内部操作，同步通过逻辑链的数据流 C2MOS的不足 高阻态下，电荷泄漏→Vout不能永久保持，其保持时间必须时钟周期→ 时钟频率ffmin Vout衰减的原因：电荷泄漏、亚阈值电流等 * * D锁存器电路(传输门实现二选一) Q D clk clk !clk !clk clk input sampled (transparent mode) feedback (hold mode) clk 0 1 * * 基于二选一电路的D锁存器 正时钟Latch 负时钟Latch Q = !clk Q | clk D Q = clk Q | !clk D Q D clk 0 1 反馈 clk为低时输出等于输入 clk为高时输出等于输入 Q D clk 1 0 反馈 将反馈环路断开实现输入采样 * * 主从D触发器 Master QM D 0 1 Q 1 0 Slave QM D clk 0 1 Q clk 1 0 Slave Master clk QM Q D clk DFF Q D clk = 0 transparent hold clk = 0?1 hold transparent 2.4 理解电路图连接关系 * * * * * * RETURN * * 2.5 回顾电学基本定律 2.5.1 欧姆定律 2.5.2 Kirchhoff定律 Kirchhoff电流定律 Kirchhoff电压定律 2.5.3 电阻 2.5.4 电容 2.5.5 延时计算 * * 2.5.1 欧姆定律 V=I×R MOS管等效电阻 * * 2.5.2 Kirchhoff定律 Kirchhoff定律 Kirchhoff电流定律：流入任一电学节点的电流的代数和为零； 或者，流入节点的电流总和等于流出节点的电流总和。 Kirchhoff电压定律：在一个闭环回路中的电压降之和等于该电路外加总电压，即，输入电压总量等于电路中所有的电压降。 * * 2.5.3 电阻 电阻即导体导电的阻力（能力）。 在IC设计中约定，导电层的电阻值计算用每“平方面积”的阻值来表示。“平方面积”定义为导体长度等于宽度时的面积。 ρ是导体层的电阻率，单位是Ω/□，l是长度，w是导体的宽度。 * * 2.5.4 电容 电容是在指定节点和参考节点之间每单位电压一个物体或导体所能支持的电荷总量。 C=ε×A/d * * 2.5.5 延时计算 导线不是一根简单的互连线，而是一个含有电阻、电容等寄生参数的复杂的几何形体。通常将其等效为一个电阻和一个电容。 τ=R×C * * 2.5.5 延时计算 如何使延时最小化 导体长度最小化 导体宽度最优化 增加导体和其他参考节点的间距 * * 作业 HOMEWORK * Positive latch