chapter3_part1集成电路制造.ppt

第二层金属光刻与刻蚀类似于第一层金属光刻与刻蚀的方法。 利用光刻技术及活性离子刻蚀技术制作通孔(Via),作为两金属层之间连接的孔道，之后去掉光刻胶。 Metal2的形成 沉积第二层金属膜在晶圆上，利用光刻技术制作出第二层金属的屏蔽，接着刻蚀出第二层金属连接结构。 * * 多晶硅、金属层和钨塞的显微照片 多晶硅 金属层 钨塞 Mag. 17,000 X * * 互连层 * * 用钝化层覆盖芯片 在所有的金属层形成之后，随后生长顶层氮化硅。这一层氮化硅称为钝化层。其目的是保护芯片免受潮气、划伤以及沾污的影响。利用压焊块掩膜刻蚀出压焊块，实现芯片与外界的电连接。 Bonding pad structure. 3.2.3 BiCMOS工艺 20世纪80年代初，用户提出了在普通衬底上兼有模拟和数字系统的混合信号电路的要求。 典型的混合信号集成电路包含90%~95%的数字电路和5%~10%的模拟电路。 CMOS逻辑的封装密度比双极逻辑大，功耗小。 BiCOMS工艺基于CMOS工艺流程，增加了双极晶体管、高薄层多晶硅电阻及其他特殊器件。 本质特征 BiCMOS工艺比较复杂，至少需要15块掩膜版，特殊情况甚至高达30块。 典型的BiCOMS工艺为标准的CMOS流程，并增加了少量步骤用于构造合适的双极型晶体管。 缺点：增加了芯片的成本，延长了制造时间，降低了工艺产量 优点：具有更高性能的模拟电路，需要更少的设计精力和更快的设计周期。 典型BiCMOS工艺与N阱CMOS工艺大致相同，但增加了3个掩膜步骤：NBL、深N+和基区。 增加NBL优点：1.NBL极大的减小了NPN晶体管的集电极电阻(主要寄生元件之一)；2.提供了更高的NPN晶体管工作电压；3.有抑制衬底寄生PNP管的作用。 深N+区 作为工艺扩展； 基区扩散：决定了NPN管的增益、击穿电压和厄尔利电压。 制造顺序 初始材料 选择偏离晶轴一定角度切割的P+(100)衬底以减小版图失真。 增加一次外延淀积(用于NBL与p+衬底结合)，如果没有这一步，NBL会直接与衬底接触形成击穿电压很低的N+/P+结，轻掺杂约20um厚的P型外延层。 外延层的厚度有三个因素决定：下层衬底的向上扩散，NBL的向下扩散，及承受最大预期工作电压所需的耗尽区宽度。 N型埋层 热氧化生成薄氧化层，采用N型埋层(NBL)掩膜对该氧化层进行光刻； 注入N型杂质砷或锑，短暂退火； 外延生长 进行二次P型外延层淀积。表面不连续性将通过外延层沿晶片与晶轴成45度的方向向上传递。 N阱扩散和深N+区 1. 涂光刻胶，用N阱掩膜版光刻，注入磷，退火，形成阱区扩散，在阱与NBL相接前停止退火。 2. 注入高浓度磷，做N+淀积。继续退火直到阱与深N+扩散与NBL交叠约各自结深的25%以减小纵向电阻。 基区注入 生长薄缓冲氧化层，使用基区掩膜版光刻，硼注入通过缓冲氧化层形成P区，退火，在高温中完成基区推结确定最终结深。 反型槽 使用与多晶硅栅CMOS工艺相同的LOCOS工艺，即使用反型槽掩膜光刻厚LPCVD氮化层，并刻蚀出最终形成场氧化层的区域。 沟道终止注入 将厚氧阈值提高到工作电压以上。大面积的硼沟道终止注入调整P型外延层上的厚场阈值，光刻后的磷沟道终止设定了所有阱区上的厚场阈值。 涂光刻胶，掩膜版，硼注入； 涂光刻胶，掩膜版，磷注入；磷注入抵消了之前淀积的硼，增加了阱区的表面浓度。 LOCOS处理与虚拟栅氧化 LOCOS氧化采用蒸汽或高压来提高氧化生长速率，然后，去除氮化层及其下面的缓冲氧化层。虚拟栅氧化过程可去除任何长期残留的氮化物。 阈值调整 单次硼阈值调整注入可同时提高NMOS阈值并降低PMOS阈值。选取合适的阱和外延层掺杂浓度，可同时将两阈值调整为期望的目标值0.7±0.2V 涂光刻胶，用阈值调整掩膜光刻，然后注入所需剂量的硼杂质通过虚拟栅氧化层。 多晶硅淀积及光刻 MOS晶体管的栅由淀积本征多晶硅后大面积磷淀积掺杂形成的重掺杂N型多晶硅构成。 源/漏注入 模拟BiCMOS工艺制造的双极型晶体管击穿电压为10~20V。 在晶圆上涂光刻胶，采用N-S/D掩膜光刻。磷注入形成自对准于多晶硅栅的轻掺杂源区和漏区。 * * 加 工 步 骤 的 横 截 面 示 例 去除光刻胶 离子注入形成PMOS的源漏区 利用光刻技术形成PMOS源极及漏极区域的屏蔽之后，再利用离子注入技术将硼元素注入源极及漏极区域，而后将晶圆表面的光刻胶去除。 涂光刻胶 放置掩膜板 显影 注入磷离子 离子注入形成NMOS源漏区 涂光刻胶后，利用光刻技术形成NMOS源极与漏极区域的屏蔽，再利用离子注入技术将磷元素注入源极与漏极区域，而后将晶圆表面的光刻胶去除。 利用退火技术，将经离子注入过的漏极和源极进行扩散处理 加入硼磷杂质的二