chp6时序逻辑电路.ppt

两种连接方式的状态表 计数顺序 连接方式1（8421码） 连接方式2（5421码） Q3 Q2 Q1 Q0 Q0 Q3 Q2 Q1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 2 0 0 1 0 0 0 1 0 3 0 0 1 1 0 0 1 1 4 0 1 0 0 0 1 0 0 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 连接方式1（8421码） 连接方式2（5421码） Q0接CP1; CP接CP0; Q3接CP0; CP接CP1; （2）双时钟同步十进制可逆计数器74LS192 74LS192 74LS192 1001 1001 （2） 用集成计数器构成任意进制计数器 例 用74161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 161在计数过程中 有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。 (1) 反馈清零法 过渡态 9稳态 从Q3和Q2输出：f = fcp / 9 时序图 Q0 Q1 Q2 Q3 过渡态1001 例2：用74163构成 9 进制加法计数器。（163为同步清0 的4位二进制同步计数器） 74163 1) 接线图 74LS163 2) 9稳态 3).时序图 0 0 0 0 用反馈清0法设计N进制计数器： 对异步清0的计数器，利用SN产生清0信号；有过渡状态。 对同步清0的计数器，利用SN –1 产生清0信号；无过渡状态。 1) 接线图 注：D3D2D1D0=0000 （2） 反馈置数法--利用PE 端，将初始状态置入输出端。 例3: 用74161构成9进制加法计数器。要求采用反馈置数法实现。 2）列出计数状态表：74161为同步置数，无过渡态。 所以，用Q3Q2Q1Q0=1000，产生PE=0的置数0000信号。 输 入 输 出 清零 预置 使能 时钟 预置数据输入 计 数 进位 CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC L × × × × × × × × L L L L L H L × × ↑ D3 D2 D1 D0 D3 D2 D1 D0 * H H L × × × × × × 保 持 * H H × L × × × × × 保 持 * H H H H ↑ × × × × 计 数 * PE = 0 3)时序图 无过渡态 CP↑ 置入0 PE = 0 例4、电路如图所示。试分析其功能。 解: 由图可知 PE = 当 Q3Q2Q1Q0 =1 1 1 1 时 ， TC=1;PE=0； 计数器将 D3D2D1D0=0111 = Q3Q2Q1Q0 电路为 : N=9进制计数器 PE=0 Q3Q2Q1Q0 (3) 级连法 当要求设计的计数器模N 集成计数器的模M时，就需要二片以上的集成芯片级连使用。 例 用74161组成256进制计数器。 解: 1．确定所用芯片的个数。M n-1 N Mn 所以需n片。 2．级连: 并行进位方式（同步工作方式）： 1） 低位片的进位TC, 接高位片的使能信号CET、CEP; 2） 所有芯片的时钟接在一起。 TC=Q3Q2Q1Q0CET CET CEP CET CEP D0D1D2D3 CR TC PE Q0 Q1 Q2 Q3 D0D1D2D3 CR TC PE Q0 Q1 Q2 Q3 串行进位方式（异步工作方式）----将低位片的进位反相后，接高位片的时钟CP。 D0D1D2D3 CR TC PE Q0Q1Q2Q3 CET CEP CET CEP D0D1D2D3 CR TC PE Q0Q1Q2Q3 将低位片的进位反相后，接高位片的时钟 CP。 例 . 用74LS161组成异步51进制计数器。 解: 整体清0法： 1）因为 M=16, Mn-1 N=51 Mn, n = 2, 故需二片 2）串行进位法将二片级连为M*M=256进制计数器。 3) 利用 N= 51 =( 1 1 0 0 1 1 )2 产生清0信号， Q0 Q1 Q4 Q5 D0D1D2D3 CR TC PE CET CEP D0D1D2D3 CR TC CET CEP PE 异步方式 例. 74LS161为4位二进制同步计数器,用此设 计