CMOS组合逻辑门的设计.ppt

超大规模集成电路基础2011第6章 CMOS组合逻辑门的设计 许晓琳 (xu.xiaolin@163.com) 合肥工业大学电子科学与应用物理学院 本章重点 深入讨论CMOS逻辑系列——静态和动态、传输晶体管、无比和有比逻辑 优化逻辑门的面积、速度、能量或稳定性 低功耗高性能的电路设计技术 6.1 引言 组合电路(非再生电路)的特点 时序电路(再生电路)的特点 评价一个逻辑门的设计指标 不同的应用会有不同的重点指标 6.2 静态CMOS设计 静态CMOS 每一时刻每个门的输出通过一个低阻路径连到VDD或VSS上 同时在任何时候该门的输出即为该电路实现的布尔函数值 动态CMOS 把信号值暂时存放在高阻抗电路节点的电容上 所形成的门比较简单且比较快速 对噪声敏感程度增加 本节讨论的静态电路类型的设计： 互补CMOS 有比逻辑(伪NMOS和DCVSL) 传输管逻辑 6.2.1 互补CMOS 概念： 静态CMOS门是上拉网络(PUN)和下拉网络(PDN)的组合 PUN和PDN网络是以相互排斥的方式构成的 在稳定状态时输出节点总是一个低阻节点 在构成PUN和PDN网络时应当记住以下几点： 晶体管可以看成是由其栅信号控制的开关 PDN由NMOS器件构成，而PUN由PMOS器件构成。理由是NMOS管产生“强零”而PMOS管产生“强1” NMOS逻辑规则：串联器件实现AND操作，并联器件实现OR操作 PMOS逻辑规则：串联器件实现NOR操作，并联器件实现NAND操作 PUN和PDN 是对偶网络 互补门在本质上是反相的 (NAND, NOR, XNOR) 实现一个具有N个输入的逻辑门所需要的晶体管数目为2N 互补CMOS门的静态特性 DC电压传输特性与数据输入模式有关 噪声容限与输入模式有关(例题6.2) 互补CMOS门的传播延时 传播延时也取决于输入模式 由低到高的翻转 2个P管都导通，延时为 0.69?(Rp/2)?CL 只有1个P管导通，延时为 0.69?Rp?CL 由高到低的翻转 2个N管都导通，延时为 0.69?(2Rn)?CL 增加串联的器件会使电路变慢，因而器件必须设计得较宽以避免性能下降 对于NAND门，NMOS器件设计成2倍宽，PMOS器件不变 确定NAND和NOR门中晶体管的尺寸 扇入的考虑 tp与扇入的关系 注意：应该避免扇入大于或等于4 大扇入时的设计技术 调整晶体管尺寸 当心“自载效应” 只有当负载以扇出为主时放大尺寸才起作用 逐级加大晶体管尺寸 降低了起主要作用的电阻，同时使得电容的增加保持在一定的范围内 缺点：版图复杂 重新安排输入 关键信号和关键路径的概念 把关键路径上的晶体管靠近门的输出端可以提高速度 重组逻辑结构 可能降低对扇入的要求，从而减少门的延时 组合电路中的性能优化 回顾：考虑性能反相器尺寸的确定 对于一个驱动负载CL的反相器链，它的最优扇出为f＝(CL/Cin)1/N N是反相器链的级数，Cin是该链中第一个门的扇入电容 反相器的基本延时公式：tp = tp0 ( 1+Cext / ?Cg ) = tp0 ( 1+f / ? ) 把前面的方法延伸来解决复杂逻辑电路 复合门的基本延时公式： tp = tp0 ( p+gf/? ) f为等效扇出，又称为电气努力 p为该复合门和简单反相器的本征延时的比 g称为逻辑努力，表示一个门与一个反相器提供相同的输出电流时它所表现出的输入电容比反相器大多少 延时与扇出的关系 直线的斜率就是该门的逻辑努力 它与纵轴的交点就是本征延时 可以通过调整等效扇出(调整晶体管尺寸)或通过选择具有不同逻辑努力的逻辑门来调整延时 门努力: h = fg 复合门的路径延时 一条通过组合逻辑块的路径的总延时： 运用第五章对反相器采用的类似步骤来决定这条路径的最小延时 这条路径的最小延时决定每一级应当具有相同的门努力 f1g1＝ f2g2＝…＝ fNgN 对于逻辑链中的第i个门，可以得到其尺寸， CMOS逻辑门中的功耗 器件尺寸——影响实际电容 输入和输出上升下降时间——决定了短路功耗 器件阈值和温度——影响漏电功耗 开关活动性 静态部分（只与逻辑电路拓扑结构有关） 逻辑功能 信号统计特性 动态部分（电路时序特性引起的） 动态或虚假翻转 降低开关活动性的设计技术 逻辑重组、输入排序、分时复用资源、通过均衡信号路径来减少毛刺 静态翻转概率 α0?1 = Pout=0 ? Pout=1 = P0 ? (1-P0) 假设输入是独立的并均匀分布，任意N个扇入的静态门 计算两输入静态NOR门的α0?1 =3/16 一个逻辑门的开关活动性与输入信号统计特性密切相关 令Pa和Pb 为输入A和B