CPLD教案.doc

第一讲 绪论 一、可编程逻辑器件的作用 1、工作机会 职位要求 “巨大中华” 2、技术角度 （1）硬件设计“软件化”――定制你的应用 例1：设计一个跑马灯 设计思想 A、数字电路 B、单片机 C、可编程逻辑 （2）节约PCB板使用面积 例2：单片机的外围逻辑电路 74LS138、74LS244、74LS373 （3）满足高速设计 例3：高速信号发生器 CPU+D/A （4）安全性、必威体育官网网址性好 二、可编程逻辑器件的分类和定义 CPLD 可编程逻辑器件（Complex Programable Logic Device） FPGA 现场可编程门阵列（Field Programable Gate Array） 三、可编程逻辑器件开发流程 基于CPLD的设计流程包括：输入、综合、适配、仿真、编程输入采用图形或者HDL语言进行编辑源代码工作，工具可采用一般的文本工具；综合根据输入编译后获取门级电路的过程(即高层次描述转换为低层次描述)，工具推荐synplify适配利用FPGA/CPLD布局布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。该操作完成后，EDA软件将产生针对此项设计的适配报告和JED下载文件等多项结果。适配报告指明了芯片内资源的分配与利用、引脚锁定、设计的布尔方程描述情况。仿真即模拟，modelsim就可以编程如果以上的所有过程都没有发现问题，就可以将适配器产生的下载文件通过FPGA/CPLD下载电缆载入目标芯片FPGA或CPLD中。可编程逻辑器件发展概述早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。 ?? 这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。 PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输．出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。 PLA器件既有现场可编程的，也有掩膜可编程的。? 在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。 为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型 CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。可编程逻辑器件PLD电路由与非门和或阵列两种基本的门阵列组成。图1.1(a)是一个基本的PLD结构图。从图中可以看出，门阵列交叉点上的连接方式共有三种情况： （1）硬线连接：硬线连接是固定连接，不可以编程改变。（2）可编程“接通”单元：它依靠用户编程来实现“接通或断开”连接。（3）非连通单元，处于断开状态的单元。 (a) 基本的PLD结构图  (b) PLD连接方式 图1.1 PLD表示法的图形符号 基本门电路的PLD表示法个4输入端与门的PLD表示法如图1.2(a)所示。图中L1=ABCD，通常把A、B、C、D称为输入项，称为乘积项（或简称积项）。4输入端或门如图13.1.2(b)所示，其中L2=A+B+C+D。 (a) PLD的与门符号 (b) PLD表示法的或门符号图1.2 用PLD法表示的图形符号 图1.3中与门G1对应的所有输入项均被编程接通，输出项恒等于0，这种状态为与门编程的默认状态，如图1.4(a)所示 。可以在与门G1中划一个×取代各输入项对应的×，其图