DM816x_芯片级资源.docx

芯片级资源介绍主要包括如下资源：微处理器单元（MPU）子系统，这个子系统是基于带Neon扩展的ARM Cortex-A8微处理器DSP子系统（DSPSS），包括C674x宏模块和相关的内存高清视频协处理器（HDVICP2）系统MMU系统MMUSGX350图形子系统，用作3D图形加速高清视频处理子系统（HDVPSS），用作视频捕捉和显示L3和L4互联设备时钟和Flying Adder PLLs错误定位模块，用于通用目的的内存控制器协处理器间的通讯，带有邮箱和自旋锁组件控制模块，对所有芯片级的控制和配置寄存器电源、复位、时钟管理中断控制器Boot模块和引导过程MPU子系统介绍MPU子系统操作ARM核、L#互联、中断控制器之间的交易，MPU子系统是个硬宏，集成Cortex-A8处理器，还包括协议转换、仿真、中断处理和调试增强。Cortex-A8是一个ARMv7兼容的，双流、定序执行引擎，具有L1和L2缓存，带有NEON SIMD媒体处理单元。中断控制器包括在MPU子系统里，用来处理系统的Host中断请求MPU子系统包括CoreSight兼容的逻辑，允许调试子系统存取Cortex-A8调试和仿真资源，包括嵌入式跟踪宏单元。MPU子系统有三个功能时钟域，包括Cortex-A8使用的高频时钟域，高频域通过异步桥与设备的其它部分隔离。图1-1MPU子系统特征ARM处理器Cortex-A8版本R3P2ARM架构，版本7 ISA双流，定序执行管线L1和L2指令和数据CACHE：32KB、4-way，带有128位接口的16-word行集成L2 CACHE：256KB，16-word行，与L1之间是128位带ECC/奇偶校验接口包括NEON媒体协处理器，它实现先进的SIMD媒体处理结构包括VFP协处理器，它实现VFPv3结构和全兼容IEEE754标准扩展接口，使用AXI协议，配置到128数据宽包括嵌入式跟踪宏单元，支持非扩散调试实现ARMv7调试，带有观测点和断点寄存器，和32位先进的外设总线（APB）从接口道CORESight调试系统。加密对CortexA8的SECMON接口加密状态机器防火墙加密RAM和ROMAXI2OCP支持OCP2.2在两个端口上单个请求多数据协议多目标，包括三个OCP端口（128位、64位、32位）中断控制器支持128个中断请求仿真与调试兼容CoreSight结构时钟产生通过PRCMDFT集成PBIST控制器，用来测试L2tag和数据RAM、L1I和L1D数据RAM和OCM RAMMPU子系统集成MPU子系统集成了如下子模块：Cortex-A8处理器：提供一个高处理能力，包含NEON技术用于移动多媒体加速。ARM通过一个AXI总线与AXI2OCP桥通讯和接收来自MPU子系统中断控制器的中断。中断控制器：处理模块中断AXI2OCP桥：允许ARM（AXI）、INTC（OCP）和模块（OCPL3）之间进行通讯I2Async桥：这是个OCP到OCP接口间的异步桥接口。这是在AXI2OCP桥与MPU子系统之间的接口，T2Async桥外部到MPU子系统。时钟分频器：提供要求的分频时钟到MPU子系统内部模块，并有一个来自SYSCLK2的时钟输入，它送到电源、复位、时钟管理模块。在线仿真：它全兼容CoreSight结构并是能调试能力1.2.4 MPU子系统时钟和复位分布1.2.5 ARM子芯片1.2.6 AXI2OCP和I2Async桥1.2.6.1 桥的概述AXI2OCP桥，用来连接ARM A8的AXI总线与OCP原生L3互联（64位宽）、EMIF OCP端口（128位宽）、中断控制器和加密状态机。它转换AXI和OCP之间的协议，维护AXI tags到OCP Tag ID之间的映射。一个内存区域必须为中断操作者保留，桥被要求多一些最小的地址译码以便确定向哪儿提出请求。AXI2OCP桥和目标模块（EMIF、L3）操作在不同的时钟域，在它们之间的接口必须通过一个异步桥以便合适地同步到对方的时钟域。桥到L3是通过一个异步接口来完成，包含I2Async和T2Async模块。在MPU子系统边的I2Async模块有一个OCP端口，它与T2Async之间的传输是异步的，并路由到L3，T2Async在MPU子系统外（注意，在I2Async和T2Async之间的接口不是OCP通讯规程）。1.2.6.2 主要特征在C014.P里，目标500MHz操作频率，操作电压是1.0V通过一个128位的OCP端口和异步桥连接到EMIF通过64位OCP端口和异步桥连接到L3互联通过32位OCP端口连接到中断控制器（仅支持单个交易）对管线请求，支持单个请求多数据突发模式（数据握手）支持多重要请求支持加密、仿真、引导模式转换排它性的存取被转换为桥里的非排它的读写图1-5 A