DSP第二讲.ppt

2003.2.16 DSP原理及应用 TMS320C54x的组成 TMS320C54x的硬件结构图 3条数据总线分别与不同功能内部单元相连接。 如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 ’C54x读/写操作占用总线情况 CPU包括下列基本部件： ① 40位算术逻辑运算单元ALU； ② 2个40位的累加器A和B； ③ 支持-16~31位移位范围的桶形移位寄存器； ④ 能完成乘法-加法运算的乘法累加器MAC； ⑤ 16位暂存寄存器T； ⑥ 比较、选择、存储单元CSSU； ⑦ 指数译码器； ⑧ CPU状态和控制寄存器。 2.4.1 算术逻辑运算单元ALU ALU的功能框图 1．ALU的输入和输出 2．溢出处理 3．进位位C 4．双16位算术运算 2.4.2 累加器A和B 2.4.2 累加器A和B 2.4.2 累加器A和B 【例2.4.1】累加器A=FF 0123 4567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。 2.4.3 桶形移位寄存器 2．桶形移位寄存器的输入 4．桶形移位寄存器的功能 5．桶形移位寄存器的操作 (2) 控制操作数的移位 【例2.4.2】 对累加器A执行不同的移位操作。 2.4.4 乘法-累加单元MAC （2）乘法器的输出 乘法器的输出经小数控制电路接至加法器的XA输入端。 ’C54x的比较、选择和存储单元（CSSU）是一个特殊用途的硬件电路，专门用来完成Viterbi算法中的加法/比较/选择（ACS）操作。 CSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。 例如，CMPS指令可以对累加器的高阶位和低阶位进行比较，并选择较大的数存放在指令所指定的存储单元中。 指令格式： CMPS A，*AR1 功能：对累加器A的高16位字（AH）和低16位字（AL） 进行比较， 若AHAL，则AH→*AR1，TRN左移1位，0→TRN(0)， 0→TC； 若AHAL，则AL→*AR1，TRN左移1位，1→TRN(0)， 1→TC。 指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求累加器中数的指数值。 ’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为： 这些寄存器都是存储器映像寄存器，可以很方便地对它们进行如下数据操作： 1．状态寄存器0（ST0） 2．状态寄存器1 (ST1) 3．工作方式状态寄存器PMST IPTR：用来指示中断向量所驻留的128字程序存储器的位置； MP/MC：用来确定是否允许使用片内程序存储器ROM OVLY：用来决定片内双寻址数据RAM是否映射到程序空间。 AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线； DROM：用来决定片内ROM是否可以映射到数据存储空间； CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输出； SMUL：用来决定乘法结果是否需要进行饱和处理； SST：用来决定累加器中的数据在存储到存储器之前，是否需要饱和处理。 ’C54x片内存储器资源配置 ’C54x所有内部和外部程序存储器及内部和外部数据存储器分别统一编址。 内部RAM总是映射到数据存储空间，但也可映射到程序存储空间。 ROM可以灵活地映射到程序存储空间，同时也可以部分地映射到数据存储空间。 存储空间的任何一种存储器都可以驻留在片内或片外。 TMS320VC5402存储器配置结构 程序存储空间可通过PMST寄存器的MP/MC和OVLY控制位来设置内部存储器的映射地址。 分页扩展技术的特点： ① 有20或23条外部程序地址线，可寻址1M或8M存储空间； ② 有1个额外的存储器映像寄存器—程序计数器扩展寄存器XPC； ③ 有6条寻址扩展程序空间的指令，用于寻址扩展程序空间。 F000H~F7FFH：用户专用程序，由TI公司固化； F800H~FFFFH：TI公司定义。 ● 引导程序。 用来存放执行指令所