EDA技术 第02讲 PLD.ppt

第二讲可编程逻辑器件 PLD 内容提要 数字电路课程的回顾 使用中、小规模器件设计电路（74、54系列） 编码器（74LS148） 译码器（74LS154） 比较器（74LS85） 计数器（74LS193） 移位寄存器（74LS194） ……… 设计方法的局限 卡诺图只适用于输入比较少的函数的化简。 采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。 设计系统所需要的芯片种类多，且数量很大。 电路集成度不断提高 SSI?MSI?LSI?VLSI 计算机技术发展使EDA技术得到广泛应用 设计方法的发展 自下而上?自上而下 用户需要设计自己需要的专用电路 专用集成电路（ASIC－Application Specific Integrated Circuits）开发周期长，投入大，风险大 可编程器件PLD：开发周期短，投入小，风险小 PLD 基本理论依据 (P19) 任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。 时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。 PLD器件的基本模型 PLD器件的分类——按编程工艺 熔丝编程器件：由可以用电流熔断的熔丝组成。 反熔丝编程器件——主要通过击穿介质达到连通线路的目的。 Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温。只能一次编程，在设计初期阶段不灵活 PLD器件的分类——按集成度 PLA 可编程逻辑阵列，它由一个 “与”平面和一个“或”平面构成，两个平面均可编程的。 PLA的内部结构在简单PLD中有最高的灵活性。 软件算法复杂，编程后器件运行速度慢 PAL GAL 与PAL器件的区别：用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列，可实现输出方式编程；采用EEPROM工艺，能够电擦除重复编程 GAL16V8,GAL22V10 GAL器件的OLMCOutput Logic Macro Cell 每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 早期PLD器件特点 可以实现速度特性较好的逻辑功能 简单的结构也使它们只能实现规模较小的电路 EPLD CPLD CPLD是基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺。EEPROM工艺的CPLD密度小，多用于5,000门以下的小规模设计，适合做复杂的组合逻辑，如译码。 CPLD内部结构（Altera的MAX7000S系列） MAX7000系列的宏单元结构图 宏单元（Marocell ） 宏单元是PLD的基本结构，由它来实现基本的逻辑功能。图中蓝色部分是多个宏单元的集合。 可编程连线（PIA） 可编程连线负责信号传递，连接所有的宏单元。 I/O控制块 I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。 Altera公司MAX7000系列 基本系列：低密度系列 EPM7032/V、7064、7096 增强型系列：高密度系列 EPM7128E、7160E、7196E、7256E 增强型系列：高密度带ISP功能系列 EPM7032S、7064S、7128S、7160S、7196S、7256S FPGA 基于查找表（Look-Up Table）技术，SRAM工艺。SRAM工艺的FPGA，密度高，触发器多，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。 FLEX10K系列的框图 FLEX10K的结构组成 EAB(包括RAM块) I/O块 LAB 可编程行/列连线—快速互联通道(Fast Track) EAB 嵌入式阵列块：是在输入/输出口上带有寄存器的RAM块。嵌入式阵列块(EAB)主要有RAM/ROM、触发器、数据选择器等组成。存储器的地址线、数据线以及控制存储器的写入端都可以经过数据选择器来决定是否经过触发器。 LE的组成 LE （逻辑单元）的框图 在FLEX10K中，一个LAB包括8个逻辑单元（LE）,每个LE包括一个LUT，一个触发器和相关的相关逻辑。LE是FLEX10K芯片实现逻辑的最基本结构。LE的结构图如下一页图所示 。 CPLD与FPGA的区别 FPGA与CPLD的区别 FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EEPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的必威体育官网网址。 FPGA与CP