EDA技术及应用_第3章.ppt

第3章 Altera公司的CPLD/FPGA介绍 3.1 Altera公司的器件系列 3.1.1 CPLD器件 在MAX3000A、MAX7000S/AE/B等CPLD器件中，基本构造块称为宏单元（Macrocell），宏单元由可编程的“与阵列”和固定的“或阵列”构成。 器件的封装 3.1.2 Altera的FPGA 3.1.3 宏功能块及IP核 3.3 Altera公司ACEX 1K器件的结构特点 3.3.1 ACEX 1K器件的基本结构 3.3.2 ACEX 1K器件的主要资源介绍 3.5 Cyclone II系列FPGA Cyclone II系列FPGA的内部结构示意图 1.逻辑单元(LE) 2.逻辑阵列块（LAB） LAB互连 LAB控制信号 4.全局时钟网络及锁相环 时钟控制块 PLL 5.嵌入式存储器 6.嵌入式乘法器 7.IOE的结构及特性 5. 连续布线和分段布线的比较 连续布线具有集总式布线的优点 连续式互连 结构 分段式互连 结构 Cyclone II系列FPGA的主要性能比较 3.MultiTrack互连 * ALTERA公司的CPLD包括：MAX系列、MAXII系列和MAX V系列。 MAX3000（3.3V） MAX7000S（5V） MAX7000AE(3.3V) MAX7000B(2.5V) 宏单元 EPM3032A EPM7032S EPM7032AE EPM7032B 32 EPM3064A EPM7064S EPM7064AE EPM7064B 64 EPM3128A EPM7128S EPM7128AE EPM7128B 128 EPM3256A EPM7256S EPM7256AE EPM7256B 256 EPM3512A ? EPM7512AE EPM7512B 512 主要器件列表： 6.5 272 8192 1700 2210 EPM2210 6.0 212 8192 980 1270 EPM1270 5.5 160 8192 440 570 EPM570 4.5 80 8192 192 240 EPM240 管脚-管脚 延时（ns） 最大用户 IO 内置Flash （bit） 等效宏单元 （Macrocell） 逻辑单元 （LE） MAXII （2.5V,1.8V） MAXII是Altera新一代CPLD器件，MAXII器件和传统的CPLD完全不同，摒弃了传统的宏单元体系，采用查找表体系和行列布线，无需外部配置。用户可以将配置数据集成到器件中进行在线编程。MAXII器件的主要性能指标见下表： PLCC= Plastic J-lead chip carrier 塑料有引线片式载体封装 TQFP= Thin quad flat pack 薄四方扁平封装 PQFP= Plastic quad flat pack 塑料四角形平面封装 BGA = Ball-grid array 球珊阵列封装 FBGA=Fine line BGA 微间距球珊阵列封装 MAX II构架的优势： MAX II的平面布局： MAX V CPLD是CPLD的必威体育精装版系列，也是市场上最有价值的器件。具有独特的非易失体系结构，并且是业界密度最大的CPLD，MAX V器件提供可靠的新特性，与竞争CPLD相比，进一步降低了总功耗。该系列非常适合各类市场领域中的通用和便携式设计，包括，固网、无线、工业、消费类、计算机和存储、汽车，以及广播和军事等。 MAX II CPLD 系列基于突破创新的体系结构，在任何CPLD系统中，其单位I/O引脚功耗和成本都是最低的。MAX II CPLD是瞬时接通、非易失器件，面向低密度通用逻辑和便携式应用 ，例如蜂窝手机设计等。 除了能够实现成本最低的传统CPLD设计之外，MAX II CPLD还进一步降低了高密度设计的功耗和成本，支持用户使用MAX II CPLD来替代高功耗、高成本ASSP（专用标准产品）或者标准逻辑CPLD。 MAX?IIZ?CPLD具有零功耗特性，与低成本MAX II CPLD系列有相同的非易失、瞬时接通优势，可实现多种功能。 MAX 3000A?CPLD系列针对大批量应用优化了成本。采用先进的0.30-μm CMOS工艺进行制造，基于EEPROM的MAX?3000A CPLD系列提供瞬时接通功能，其密度范围在32至512个宏单元之间。MAX?3000A CPLD支持在系统编程(ISP)，很容易在现场重新进行配置。可以针对连续或者组合逻辑操作来单独配置每一MAX?3000A宏单元