ITRS简介.ppt

摩尔定律 功能密度 --每个芯片上的元件数目每隔二十四个月增加一倍 可购买性 --引入技术过快可能会增加单位功能的成本，导致芯片对市场需求而言过于昂贵 摩尔定律发展趋势 逻辑器件的要求 MOS器件：栅控开关 理想逻辑器件 导致的问题 晶体管栅极厚度和沟道长度持续缩减，以减小开关和存储操作可靠运行所需的电压和功率—提升器件的运行速度； 器件尺寸超过纳米级尺寸，缩减尺寸技术接近原子级，会导致器件击穿和高漏电流—工作电压不能再减小。 解决思路 结构，材料，工艺，机制多方面融合。 扩展摩尔定律 工艺技术的等效按比例缩小 --栅极应变 --晶体管栅极采用高K金属栅极材料 --多栅极FET或FinFET的3D晶体管 --新的通道材料Ⅲ/ⅤGe 芯片级和系统级的体系结构和软件设计等效按比例缩小 --SRAM存储器架构 --多核处理器 新结构器件 单栅 --准SOI单栅器件 双栅 --平面双栅 --双栅FinFET --垂直双栅 围栅 --围栅硅纳米线MOSFET FinFETS晶体管 FinFET源自于传统标准的晶体管--场效晶体管 (Field-effecttransistor；FET)的一项创新设计，FinFET称为鳍式场效晶体管(Fin Field-Effect Transistor；FinFET)是一种新的互补式金氧半导体(CMOS)晶体管。闸长已可小于25nm，未来预期可以进一步缩小至9nm。 FinFETS晶体管 双栅型FinFET,右前后两个栅极，可于电路的两侧控制电路的接通与断开。 FINFET 半节距 光刻 利用曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到所衬底上。 光刻是保证制造工艺有能力创造互连和晶体管栅极构图长度特征的相应尺寸的重要技术。 光刻技术向更小尺寸的进展困难重重 单次光学曝光已经达到极限 双重曝光在32nm半节距工艺时遇到困难 闪存在22nm半节距上挑战双重曝光的极限 更小尺寸的生产工艺 --远紫外光刻 --多重曝光 --某些非光刻工艺 光刻技术的困难与挑战 短期挑战： 长期挑战 备选图案技术 纳米压印 --类似于压印的技术，属于接触式印刷技术，需要苛刻的缺陷标准 电子束直写 --一种无掩膜板光刻技术 Thanks ! * Functional diversification Scaling 呈二维发展态势 MMIC SoC/SiP: higher value systems 新材料 新工艺 新机制 新结构 新材料/新工艺 Non-silicon elements added 传统晶体管 FinFET晶体管（3D晶体管） Finfet的解决方法是另沟道从硅衬底表面竖起，形成垂直型的沟道结构（又被人们形象地称为Fin-鳍片），然后再在鳍片表面构造栅极。Finfet的鳍片厚度极薄，且其凸出的三个面均为受控面，受到栅极的控制。 FinFET最具潜力的结构： 版图修改少、易于实现双栅对准，可集成高K/金属栅等 SOI FinFET 底部寄生管的抑制易于实现 成本高，散热差 提升源漏：选择外延等 基于体硅的FinFET 成本低，散热好 有泄漏通道, 需要高深宽比刻蚀 半节距是指芯片内部互联线间距离的一半，也即光刻间距的一半； 互连半节距根本上决定了功能器件的尺寸； 多闪存和DRAM M1半节距是光刻技术驱动力。 *