PN结 2013-11-8.ppt

* * * * * * * * * * * E内 ＋ － EJ EP VJ VP V * E内 ＋ － EJ EP VJ VP V * E内 ＋ － EJ EP VJ VP V * * * * * * * 1.3 pn结的开关特性5 1.3.3 关断过程（以p+n结为例） 初始条件 当 t = ts 时 提高pn结开关速度途径 1、I1 ? I2 ? ts ? 2、掺 Au，?p ? ts ? Q-t关系推导 金属半导体接触及其能级图 E0 Wm (EF)m Ev (EF)S E0 En χ Ws Ec 金属中的电子势阱 半导体的功函数和电子亲合力 金属半导体接触及其能级图 金属和半导体的功函数 Ev (EF)S En χ Ws Ec Wm (EF)m E0 金属和n型半导体接触能带图(WmWs) (a) 接触前 (a) 金属半导体接触及其能级图 接触电势差 Wm EF q(V’s-Vm) Ev En χ Ws Ec D 金属和n型半导体接触能带图(WmWs) (b) 间隙很大 (b) 金属半导体接触及其能级图 接触电势差 qVD qфns Ec EF Ev En Ec qVD qфns EF q(V’s-Vm) Ev En χ Wm 金属和n型半导体接触能带图(WmWs) (c) 紧密接触；(d) 忽略间隙 (c) (d) 金属半导体接触及其能级图 接触电势差 金属和n型半导体接触能带图(WmWs) Ec Ev χ -Wm EF Ws-Wm 金属半导体接触及其能级图 接触电势差 Ec Ev EF qVD=Ws-Wm Wm qфps χ Ec qфps qVD=Wm-Ws EF Ev 金属和p型半导体接触能带图 (a) p型阻挡层(WmWs); (b) p型反阻挡层(WmWs) 金属半导体接触及其能级图 接触电势差 qф0 qфns qVD χ qфns qф0 Ev EF Ec Ws Ev χ En qVD Ws EF Ec 存在高表面态密度时 n型半导体的能带图 存在受主表面态密度时 n型半导体的能带图 金属半导体接触及其能级图 表面态对接触势垒影响 Wm (EF)m E0 χ (EF)S Ec qVD qфns Wm Wm-Ws D EF Ec qVD EF Ec qфns qVD (a) (b) (c) 表面受主态密度很高的n型半导体与金属接触能带图 (a) 接触前; (b)紧密接触; (c) 极限情况 金属半导体接触及其能级图 表面态对接触势垒影响 离子注入 氧化 氧化过程： 氧化种类 氧化厚度随时间的关系 氧化硅薄膜的制备还有其他几种方法： APCVD: Atmosphere Pressure Chemical Vapor Deposition LPCVD：Low Pressure Chemical Vapor Deposition PECVD: Plasma Enhanced Chemical Vapor Deposition 沉积方式 优点 缺点 APCVD 反应器结构简单沉 积速率快低温沉积 阶梯覆盖能差粒子污染 LPCVD 高纯度阶梯覆盖能 力极佳产量高，适合 于大规模生产 高温沉积低沉 积速率 PECVD 低温制程高沉积速 率阶梯覆盖性好 化学污染 粒子污染 * * * * * * * * * 由合金结法工艺讲起 特点： P区 N区内部杂质浓度分布均匀 交界处杂质类型突变 3. 特殊情况 P＋N N＋P 由合金结法工艺讲起 特点： P区 N区内部杂质浓度分布均匀 交界处杂质类型突变 3. 特殊情况 P＋N N＋P * * N(X)0 : N区 N(X)0 : P区 * * 3、势垒电容与平板电容的区别 突变结势垒电容与低掺杂一侧的杂质浓度N0的平方根 成正比，与结两端的电势差的平方根成反比。 平板电容器的极板间距不随电压变化 其电容是一个常数。 势垒电容的势垒宽度随电压而变化 势垒电容是电压的函数，即 2.5.1 PN结的势垒电容 把突变结耗尽层宽度xm与电压V的关系式代入上式 得到突变结势垒电容与电压的关系 P - - - N + + + + + + xm xP xn 突变结势垒区宽度主要取决于低掺杂一侧的杂质浓度 为什么？ （势垒区内正、负电荷总量相等） 突变结势垒电容与低掺杂一侧的杂质浓度N0的平方根 成正比，与结两端的电势差的平方根成反比。 2.5.1 PN结的势垒电容 3、势垒电容与平板电容的区别 ① PN结势垒电容和平板电容的不同，是非