利用全加器构成3位并行加法器.doc

课 程 设 计 说 明 书 题目名称 利用全加器构成3位并行加法器 院（系） 计算机科学技术学院 专业（班级） 学生姓名 指导教师 起止日期 2011.12.31-2012.1.6  目录 1、设计题目 2 2、设计目的 2 3、设计任务 2 4、设计过程 2 4.1 设计基础 3 4.2 设计原理 5 4.3 模拟与仿真 8 5、设计心得 8 1、设计题目 利用全加器构成3位并行加法器 2、设计目的 对已学过的组成原理知识知识进行综合运用，能按要求设计出具有一定功能的逻辑电路，掌握计算机系统组成及内部工作机制、理解计算机各功能部件工作原理的基础上，深入掌握数据信息流和控制信息流的流动过程，进一步加深计算机系统各模块间相互关系的认识和整机的概念，培养开发和调试计算机的技能。在设计实验中提供应用所学专业知识分析问题和解决问题的能力。 3、设计任务 1、利用已知一位二进制全加器的逻辑结构，设计出具有并行功能的3位二进制加法器。 2、利用Quartus II完成电路图的绘制，选择合适的逻辑电路和芯片。 3、对所设计的电路分析其性能优劣，并与所熟悉的其他电路做比较，总结各自优缺点。 4、利用软件进行仿真。 5、完成设计实验报告. 4、设计过程 4.1 设计基础 加法器是计算机的基本运算部件之一。 （1）将An Bn以及进位输入Cn-1相加称为全价，其功能表如下图： An Bn Cn-1 Fn Cn 0 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 1 1 1 1 1 a.（全加器功能表） 全加器的逻辑图 由功能表可得全加和Fn和进位输出Cn表达式： Fn=An Bn Cn-1+ An Bn Cn-1+ An Bn Cn-1+ An Bn Cn-1 Cn= An Bn Cn-1+ An Bn Cn-1+ An Bn Cn-1+ An Bn Cn-1 Fn还可以用两个半加器来形成： Fn=AnBnCn-1 但加法时间较长，只是因为其位间进位使串行的传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关，只有改变进位逐位传送，才能提高加法器的工作速度。因此，只要使各位的进位不需依赖上一个进位即可。所以我们采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法，这就是超前进位加法器的设计思想来源。 4.2 设计原理 超前进位产生电路是根据各位进位的形成条件来实现的。只要满足下列二条件中任一个，就可以形成C1，（1）A1，B1均为1（2）A1，B1任一个位1，且进位C0位1。 可以写出C1的表达式为 C1=A1B1+(A1+B1)C0 只要满足下述条件中任一个即可形成C2，（1）A2,B2均为1；（2）A2,B2任一为1，且A1,B1均为1；（3）A2,B2任一为1，同时A1,B1任一为1，且C0为1。 可以写出C2的表达式为 C2=A2B2+（A2+B2）A1B1+（A2+B2）（A1+B1）C0 由上，同理可得到 C3=A3B3+（A3+B3）A2B2+(A3+B3)（A2+B2）A1B1+(A3+B3)（A2+B2）（A1+B1）C0 由上面的式子可知： C1=A1B1+（A1+B1）C0 C2=A2B2+（A2+B2）C1 C3=A3B3+（A3+B3）C2 引入进位传递函数Pi和进位产生函数Gi.其定义如下: Pi=Ai+Bi. Gi=AiBi Pi的意义是:当Ai,Bi中有一个为1时,若有进位输入,则本位向高位传送此进位,这个进位可看成是低位进位越过本位直接向高位传递的. Gi的意义是:当Ai,Bi均为1时,不管有无进位输入,本位定会产生向高位产生的进位. 将Pi,Gi代入C1~C4式,便可得: C1=G0+P0C0 C2=G1+P1G0+P1P0C0 C3=G2+P2G1+P2P1G0+P2P1P0C0 由以上分析可得出在输入项为A3A2A1A0和B3B2B1B0以及进位输入C0时,各个输出项S3S2S1S0和进位输出C4分别为: S3=A3B3C3 S2=A2B2C2 S1=A1B1C1 S0=A0B0C0 由此我们可以画出如下电路原理路： 4.3 模拟与仿真 5、设计心得 通过本课程设计，自己学会了很多，以前只是完全按照书上的模式来连接电路图，现在学会