TTL电路(补充).ppt

双极型逻辑IC版图设计举例 隔离扩散版 基区扩散版 发射区扩散版 接触孔版 金属化版 四、 九位奇偶检测电路  2. 电路 EN Odd Even g h i f e a b c d 低电平匹配，保证逻辑正确 高电平箝位，提高转换速度 输入缓冲门： 1.减轻前级负载 2.单管逻辑隔离 高阈值门恢复低电平 五、可预置数的二进制四位同步计数器 1. 结构 Load 数据 清零 数据 CK 数据 数据 P T 寄存输入 A RD B 时钟 C D 允许输入 QA QB QC QD 进位输出 Q RD J CP K Q RD J CP K Q RD J CP K Q RD J CP K 五、可预置数的二进制四位同步计数器 2. 电路 图A示出标准TTL电路(图4.1)的版图(没画出箝位二极管)。图中引出脚1、2为输入端，3为输出端，4为接地端，5为电源，6和7为或扩展器引出端。 6 7 T4 图A 图4.1 1 2 3 4 5 T3 T1 T2 R4 R1 R2 R3 Vi Vi D D1 图B是图A各层掩膜版的示意图， 图中设有画出埋层扩散版，集电极接触磷穿透扩散版和压焊点钝化版。各次版图的对准是十分重要的。为此在每一张版图上，除第一张和最后一张外，都应有两个用来对准用的检测图形。小一些的对准图形用来对准上一张版图，大一些的对准图形用来对准下一张图。在第一张版图上，仅有小一些的对准图形。在版图的边缘处还设计了供检测元件电参数用的晶体管图形和薄层电阻的图形。 隔离扩散版 基区扩散版 发射区扩散版 接触孔版 金属化版 图B 图A R1 R2 R3 R4 T1 T2 T3 T4 D1 1 2 3 4 5 6 7 陪管 R0 R1 R2 R3 R4 T1B T2B T3B T4B D1阳极 陪管B R0 套刻用图形 D1阴极 陪管C 陪管E T1C T1E1 T1E2 T2E T2C T3C T3E T4C T4E 套刻用图形 套刻用图形 陪管C 陪管B 陪管E D1阴极 D1阳极 T1B T1C T1E1 T1E1 T4C T4E T4B T3C T3E T3B T2C T2E T2B R1 R1 R2 R2 R3 R3 R4 R4 * 1. 二.输出部分采用Q3、Q5管的推拉输出作用 使电路的功耗 PD下降 2. 3. TTL功能集成电路举例 集成的一般组成结构 输 入 门 输 出 门 内 部 门 输 入 端 输 入 端 一、集成主从D触发器（前沿触发）  1. 结构 D R CP Q Q A B C D E F S 输入门：C,D,E,F 负载轻，驱动能力不要求过大，但要有一定的抗干扰能力。 输出门：A,B 要有一定的驱动能力。 一、集成主从D触发器（前沿触发）  2. 电路 S R CP D Q Q VCC VCC 二、集成主从J-K触发器（后沿触发）  1. 结构 J K R CP Q Q A1 C D A2 B2 B1 S tpd(C,D) tpd(A1A2, B1B2) C,D采用OC门；A1A2 , B1B2采用有源泄放网络。 二、集成主从J-K触发器（后沿触发）  2. 电路 Q Q S R J K CP A1 A2 B1 B2 C D T0A T0B 三、内部集成主从J-K触发器（后沿触发）  1. 结构及变换 J K R CP Q Q A B CM E F H G DM J K R CP A B C D E F H G M Q Q 门C和门D分别与门M构成单管禁止门； 门E和门G,门F和门H分别构成单管串级与非门。 *复位端R暂不考虑 三、内部集成主从J-K触发器（后沿触发）  2. 电路—克服抢电流 Q A B Q CM DM EG FH J K CP VCC Q B A Q DM CM EG FH J K CP VCC 三、内部集成主从J-K触发器（后沿触发）  3. 电路—电平匹配 R J VCC K VCC CP VCC Q Q J K CP DM CM EG FH VCC VCC VCC 四、 九位奇偶检测电路  1. 结构 a b c d e