VHDL语言多功能数字时钟.docx

目录引言EDA 技术即电子设计自动化技术，它是以可编程逻辑器件（PLD）为载体， 以硬件描述语言（VHDL）为主要的描述方式，以EDA软件为主要的开发软件的电 子设计过程。它主要采用“自顶向下”的设计方法，设计流程主要包括：设计输 入、综合、仿真、适配、下载。《EDA 课程设计》（注：EDA 即电子设计自动化，Electronics Design Automation）是电子技术基础的一部分，随着可编程器件技术的发展，EDA技术 已广泛用于电子系统设计开发中，EDA技术已经成为电子信息类专业人员必须掌 握的一门技术。《EDA课程设计》是继《模拟电子技术基础》、《数字电子技术基础》、《电子 技术基础》课程后电气、电子灯专业综合性实验训练课程，重在培养学生对 VHDL 语言的理解、EDA软件的使用和简单电子电路设计的思想，提高学生动手能力。 VHDL 是一种硬件描述语言，它可以对电子电路和系统的行为进行描述，结合相关的软件工具，可以得到所期望的实际电路与系统。使用 VHDL语言描述的电路，可以进行综合和仿真。然而，值得注意的是， 尽管所有VHDL代码都是可仿真的，但并不是所有代码都能综合。1设计任务及设计要求1.1设计任务利用QuartusII软件设计一个数字钟，对设计电路进行功能仿真，并下载到 实验箱中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下 具有保持、清零、快速校时、快速校分、整点报时等功能。1.2设计要求设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并 具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校时间，每逢整点，产生报时音报时。系统框图如图 1所示：图 1多功能数字钟系统框图2设计总体思路此设计问题可分为主控电路、计数器模块和扫描显示三大部，主控电路中 各种特殊功能的实现设计问题的关键。用两个电平信号A、B进行模式选择，AB=00为模式0，系统为计时状态；AB=01 为模式1，系统为手动校时状态；AB=10为模式2，系统为闹钟设置状态。设置一个turn信号，当 turn=0时，表示在手动校对时，选择调整分钟部分； 当turn=1时，表示在手动校对时，选择调整小时部分。设置一个 change信号，在手动校时或闹钟设置模式下，每按一次，计数器 加1。设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统 进行计时或其他特殊功能操作。设置一个闹钟设置信号 reset1，当 reset1=0 时，对闹钟进行设置，当 reset1=0 时，关闭闹钟信号。设置状态显示信号（连发光二极管）：LD_alert指示是否设置了闹铃功能；LD_h 指示当前调整的是小时信号；LD_m 指示当前调整的是分钟信号。 当闹钟功能设置后（LD_alert=1），系统应启动一个比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。 整点报时部分由分和秒计时同时为0（或 60）启动，与闹铃共用一个扬声器驱动信号out。系统计时时钟为clk=1Hz，选择另一时钟clk_lk=1024Hz作为产生闹铃声、 报时音的时钟信号。主控电路状态表如表1-1所示。硬件系统示意图如图2所示。图 2数字钟主控电路状态表图 3数字钟硬件系统示意图2.1各单元电路设计second模块图 4秒控制模块这个模块能够实现 60 进制循环计数，带有复位端reset、手动调分功能端 setmin 和向分进位端enmin ，受时钟上升沿信号控制，其文本语言（文件名： second.vhd）为底层文本。minute模块图 5分控制模块这个模块也能够实现 60 进制循环计数，带有带有复位端reset、手动调小 时功能端sethour和向分进位端enhour ，受时钟上升沿信号控制。其文本语言（文件名：minute.vhd）为底层文本。hour模块图 6时控制模块能够实现 24 进制循环计数，带有复位端reset，受时钟上升沿信号控制。 其文本语言（文件名：hour.vhd）为底层文本。alert模块图 7闹钟模块能够实现整点报时和循环点亮3只LED灯，工作时受时钟上升沿控制。其文 本语言（文件名：alert.vhd）为底层文本。seltime模块图 8 时间设置模块能够实现逐次扫描秒个位、秒十位、分个位、分十位、时个位、时十位，并 输出扫描数据和相应位的点dp，带有复位端reset，受扫描时钟上升沿控制。其 文本语言（文件名：seltime.vhd）为底层文本。DELED模块图 9 数码管段选模块能够实现译码功能，将扫描到的数据能够译码显示在7段数码管上，输出端 led[6..0]分别对应数码管的a~g。其文本语言（文件名：deled.vhd）为底层文