《微电子学概论》-ch3.ppt

作 业 CMOS反相器的工作原理 画出双极晶体管的截面图* 减小互连延迟的途径： 增加互连层数 增大互连线截面 Cu互连、Low K介质 多芯片模块（MCM） 系统芯片（System on a chip） 减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC 发展趋势 互连线宽与互连线延迟的关系 双极 VS. MOS集成电路 高 互连线少 一次扩散 MOS集成电路 低 互连线多 多次扩散 双极集成电路 集成度 互连 制造工艺 OUTLINE 半导体集成电路概述 双极集成电路基础 MOS集成电路基础 BiCMOS集成电路基础 BiCMOS集成电路基础 双极集成电路：高速、驱动能力强，适合于高精度模拟电路的优点。 但是功耗大，集成度差。 MOS集成电路：功耗小，集成度高。 但是，速度较低，驱动能力差。 BiCMOS＝双极晶体管＋MOS晶体管 下一页 上一页 大规模集成电路基础 OUTLINE 半导体集成电路概述 双极集成电路基础 MOS集成电路基础 BiCMOS集成电路基础 半导体集成电路 混合集成电路 集成电路可分为： 半导体集成电路概述 集成电路（Integrated Circuit，IC） 芯片（Chip, Die） 硅片（Wafer） 集成电路的成品率： Y= 硅片上好的芯片数 硅片上总的芯片数 100% 成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要 集成电路发展的原动力：不断提高的性能/价格比 集成电路发展的特点：性能提高、价格降低 集成电路的性能指标： 集成度 速度、功耗 特征尺寸 可靠性 主要途径：缩小器件的特征尺寸 增大硅片面积 功耗 延迟积 集成电路的关键技术：光刻技术(DUV) 缩小尺寸：0.25~0.1mm 增大硅片：8英寸~12英寸 亚0.1mm：一系列的挑战？ 亚50nm：关键问题尚未解决？ 新的光刻技术： EUV SCAPEL(Bell Lab.的E-Beam) X-ray IC Fabrication Flow Circuit Layout Design 设计 工艺加工 测试 封装 定义电路的输入输出（电路指标、性能） 原理电路设计 电路模拟(SPICE) 布局(Layout) 考虑寄生因素后的再模拟 原型电路制备 测试、评测 产品 工艺问题 定义问题 不符合 不符合 集成电路产业的发展趋势： 独立的设计公司（Design House） 独立的制造厂家（标准的Foundary） 集成电路类型：数字集成电路、模拟集成电路 数字集成电路基本单元：开关管、反相器、组合逻辑门 模拟集成电路基本单元：放大器等 OUTLINE 半导体集成电路概述 双极集成电路基础 MOS集成电路基础 BiCMOS集成电路基础 双极集成电路基础 有源元件：双极晶体管 无源元件：电阻、电容、电感等 PN结隔离的平面NPN双极晶体管剖面图 当代BJT结构：多晶硅发射极双极晶体管 特点： 深槽隔离： 节省面积 多晶硅发射极 多晶硅基极接触（自对准〕： 节省面积、降低电阻 P+ poly Si 掺杂多晶硅作扩散源形成发射极和外基区，多晶硅作发射区和基区接触 双极数字集成电路 基本单元：逻辑门电路 电阻-晶体管逻辑 (RTL) 二极管-晶体管逻辑 (DTL) 晶体管-晶体管逻辑 (TTL) 集成注入逻辑 (I2L) 发射极耦合逻辑 (ECL) 双极逻辑门电路类型： 电阻-晶体管逻辑 (RTL) 或非门，速度慢，负载能力和抗干扰能力较差 二极管-晶体管逻辑 (DTL) 与非门，速度慢 晶体管-晶体管逻辑 (TTL) 与非门 集成注入逻辑 (I2L) 非门，集成度高，功耗低 发射极耦合逻辑 (ECL) 或非门/或门，用与高速和超高速集成电路中，但功耗大、抗干扰能力差 双极模拟集成电路 一般分为： 线性电路（输入与输出呈线性关系）：放大器等。 非线性电路：比较器，调制，信号发生器等 接口电路：如A/D、D/A、电平位移电路等 OUTLINE 半导体集成电路概述 双极集成电路基础 MOS集成电路基础 BiCMOS集成电路基础 MOS集成电路基础 基本电路结构：MOS器件结构 基本电路结构：CMOS 场氧隔离的N阱CMOS剖面图 MOS集成电路 MOS开关 存在阀值损失，VoVG-VT 有比反相器 反相器 无比反相器 CMOS集成电路 基本电路单元： CMOS开关 CMOS反相器 静态CMOS逻辑门 特点：功耗低，速度快，抗干扰能力