七 数字电子技术--第一章 集成门电路和组合逻辑电路.ppt

二、集成数据选择器 集成数据选择器74151（8选 1数据选择器） Y Y 地 址 选 择 使 能 输 出 输 入 1 0 0 0 0 0 0 0 0 G 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A2 A1 A0 集成数据选择器74151的真值表 1.5.4 数值比较器 一、 数值比较器的基本概念及工作原理 数值比较器——比较两个位数相同的二进制数的大小 由真值表写出逻辑表达式： 由表达式画出逻辑图。 输 入 输 出 A B FA＞B FA＜B FA=B 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1．1位数值比较器 列出真值表 2．考虑低位比较结果的多位比较器 A1 ＞ B1 A1 ＜ B1 A1 ＝ B1 A1 ＝ B1 A1 ＝ B1 A1 ＝ B1 A1 ＝ B1 A1 B1 数 值 输 入 × × × × A0 ＞ B0 A0 ＜ B0 A0 ＝ B0 A0 ＝ B0 A0 ＝ B0 A0 B0 输 出 级 联 输 入 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 × × × × × × × × × × × × 1 0 0 0 1 0 0 0 1 FA＞B FA＜B FA=B IA＞B IA＜B IA=B 2位数值比较器的真值表 二、集成数值比较器及其应用 2．数值比较器的位数扩展 用2片7485组成8位二进制数比较器。 1．集成数值比较器7485 4位二进制数比较器 1.5.5 加法器 一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表： 画出逻辑电路图。 由真值表直接写出表达式: 输 入 输 出 被加数A 加数B 和数S 进位数C 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 输 入 输 出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0