2012年地大机电学院实习数字钟与数字电压表(绝对原创).doc

电路综合课程设计 姓名： 学号： 指导老师：张晓峰、王巍、郝国成、王瑾、 闻兆海、汪文、李杏梅 目录 摘要...................................................………..............3 多功能数字钟电路设计 一、设计任务和性能分析………………………………..... 3 系统方案论证…………………………………………..4 硬件电路设计…………………………………………13 调试及性能分析………………………………………18 实习中的问题及解决方法……………………………20 实习中的心得体会……………………………… ……21 自动量程转换电压表 一、设计任务和性能分析……………………………….. 22 二、系统方案论证…………………………………………22 三、系统硬件设计…………………………………………25 四、系统软件设计………………………………………29 五、调试及性能分析………………………………………30 六、数据记录与分析………………………………………31 七、实习中的心得体会……………………………… ……32 八、参考文献………………………………………………33 附录…………………………………………………………33 摘要 此次电路综合实习旨在加强我们在模拟电路、数字电路、单片机技术方面的动手实践能力，并能够阅读英文器件数据手册，进行单元电路设计，具有装配、调试和指标测量的能力。这次实习的内容包括运用逻辑器件设计多功能数字钟和运用单片机所学知识设计简易数字电压表。在设计中掌握74LS90、74LS191、74LS74、74LS04、74LS00、ADC0809、LM324等集成芯片的功能和用法,能使用电子测量仪器仪表（如直流电源、万用表、信号发生器、示波器等）对电路进行测试，能根据要求调试出较好的性能。 关键词： 多功能数字钟 简易数字电压表 集成芯片 多功能数字钟电路设计 设计任务和性能分析 多功能数字钟电路由波形发生器，“时、分、秒”计数器，译码器及显示器、校时电路、整点报时电路等组成。秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。同理，分计数器每累计60分发出一个“时脉冲”信号，该信号将作为“时计数器”的时钟脉冲。时计数器采用24进制计数器。译码显示电路将时、分、秒的输出状态经七段显示译码器译码，通过六位LED数码管显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后触发蜂鸣器实现报时。 1） 实习要求 掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计。 2 ）基本功能 准确计时； 以数字形式显示时、分、秒； 小时的计时要求为“24进制”，分、秒计时要求为60进制； 能够校正时间。 3 ）扩展模块功能 定时控制，时间可自行设定； 仿广播电台整点报时； 报整点时数； 系统方案论证 2.1 方波产生电路的选择 方案一：采用CPLD或者FPGA产生方波，精度较高，几乎没有毛刺，但成本也比较高。 方案二：用单片机控制DDS模块（可以由CD9850构成的波形信号发生模块）产生方波，它的精度较高，波形稳定。 方案三：利用运放(UA741、OP07等）的非线性作用产生振荡，通过外接滑动变阻器来调节输出方波的频率。但由于存在直流分量很难达到预期的要求，频率不够。 方案四：采用石英晶体振荡器，通过单片机可以调节频率的大小。但是经过实际测试，12MHz的晶振最大能产生38KHz的方波。 方案五：采用NE555和RC构成方波振荡电路。其优点成本低，结构简单；但是电路参数匹配需要严格细调，而且此电路容易产生频率漂移。 方案选择：经过分析论证及结合本次实习的目的，我采用了方案五，可以在NE555的后面接一个由NE555设计的施密特触发器来维持波形的稳定。 2.2分频电路的选择 方案一：利用JK触发器实现十分频电路。十分频电路也就是相当于设计一个十进制的计数器，可以确定需要4个JK触发器，因为4个JK触发器的输出最多可以表示16个状态。 方案二：可以直接用十进制计数器74LS90来实现十分频，假如NE555产生的是1kHz的方波，可以用3个