西南科技大学微机原理2shixu.ppt

2.3.3 8086CPU的总线操作时序 是指信号高低电平(有效或无效)变化及相互间的时间顺序关系。 2.3.3 8086CPU的总线操作时序 时钟周期：CPU的基本时间单位。 总线周期：CPU访问一次存储器单元或I/O端口 所需要的时间。 基本总线周期： 由4个时钟周期组成，即称4个T状态，即T1，T2，T3，T4。通常CPU进行一次读写操作只需4个T。 例如： 8086CPU的主频是5MHZ，一个时钟周期就是200ns； 80186的主频是10MHZ，一个时钟周期就是100ns； 2.3.3 8086CPU的总线操作时序 2.3.3 8086CPU的总线操作时序 扩展总线周期： (1)等待周期TW 　　存储器与I/O接口的速度跟不上CPU的读写速度， 就应加等待周期，在总线周期的T3和T4之间插入。 　(2)空闲周期Ti 　　系统总线处于空闲状态时，即执行空闲周期Ti。 在两个总线周期之间插入。 指令周期： 　是指一条指令经取指、译码、读写操作数到执行完 成的全过程。若干总线周期组成一个指令周期。 等待周期 课堂思考1： 何时有总线周期？ 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码； 课堂思考2： 为什么需要扩展总线周期？ 一个微型机系统要完成各种任务，其中有一些操作是最基本的。8086的主要的基本操作有： 　　8086／8088的复位和启动操作是在RESET引脚 上加上触发信号来执行的。 标志寄存器 : 清零 指令指针(IP): 0000H CS: FFFFH DS、ES、SS : 0000H 指令队列 : 空 其它寄存器 : 0000H 复位脉冲的有效电平(高)必须超过4个时钟周期(开启电源引起的复位时间大于50μs) 复位后地址总线浮空 复位后，第一条指令的地址： 物理地址为 FFFF0+0000H（IP中） =FFFF0H 一般在FFFF0中，存放一条段交叉直接JMP指令，转移到系统程序实际开始处。这个程序往往实现系统初始化、引导监控程序或者引导操作系统等功能，这样的程序叫做引导和装配程序。 例：MOV [1000H], AL ;M/IO=1 T1状态：A19~A0上是地址信息，出现ALE信号后，将地址锁 存到地址锁存器（8282）。 T2状态：地址信息消失，A19~A16从地址信息变为状态信息 S6~S3。 T3状态：AD0~AD15上出现数据。WR信号有效（WR=0）。 TW状态：若存储器或外设的工作速度较慢，不能满足基本 时序要求，使用一个产生READY信号的电路，以使 在T3状态之后，插入一个等待周期TW。 T4状态：CPU认为数据已写入存储器，结束一个总线周期。 I/O接口读写周期时序与存储器读写周期 时序类似。 仅M/IO不同 例1：IN AL,40H M/IO=0,RD=0,ALE=1 例2：OUT 43H,AL M/IO=0,WR=0,ALE=1 课堂思考： 8086/8088 I/O 的读/写周期时序与M 读/写周期的主要差异是什么？ 8086 CPU读／写总线周期各包含多少个时钟周期？什么情况下需要插入 Tw 等待周期？ 应插入多少个Tw，取决于什么因素？什么情况下会出现空闲状态Ti ？ 第一个中断响应周期 T1状态： AD15~AD0浮空；IF=1，给出中断响应信号INTA。 第二个中断响应周期： 被响应的外设数据线送一个字节的中断矢量类型，CPU读入后，从中断矢量表上找到服务程序的入口地址。 思考题： 8086/8088CPU在响应外界中断请求后，需要 进入中断响应周期，分析该周期有什么特点？ 执行堆栈指令PUSH和POP时，指令地址是由SP给出当前栈顶的偏移地址，故将SP称为堆栈指针寄存器。 　时序（Timing）： CPU时序决定系统各部件间的协调与同步。 总线时序描述CPU引脚如何实现总线操作。 总线操作是指CPU通过总线对外的各种操作。 　描述总线操作的微处理器时序有三级： 指令周期 总线周期 时钟周期 T1 T2 T3 T4 T1 T2 T3 T4 基本总线周期 基本总线周期 T1：CPU发出地址信息，指出要访问的存储器