武汉理工大学课程设计数字钟.doc

目录 摘要 1 1数字钟总构成 2 2数字钟单元电路设计 3 2.1 1HZ方波信号设计 3 2.2时间计数单元电路设计 4 2.2.1计数器74LS90和74LS161 4 2.2.2时计时电路 7 2.2.3分（秒）计时电路 9 2.2.4计时电路的比较 11 2.3译码显示单元电路设计 11 2.3.1译码器74LS48 12 2.3.2显示器LG5011AH 13 2.3.3译码显示电路 14 2.4 校时单元电路设计 14 3数字钟的实现及工作原理 15 4电路的安装与调试 16 5心得体会 17 参考文献 19 摘要 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，已得到广泛的使用。数字钟的设计方法有许多种，本次试验运用555多谐振荡器、计时器、显示译码器、校正时间电路设计出可以显示时分秒（时为12进制，分为60进制）并且可以校时的多功能数字钟。 关键词：数字钟 计时器 555多谐振荡器 显示译码器 多功能数字钟的设计与制作 1数字钟总构成 数字钟由1HZ的方波信号发生器、计时器、显示译码器、校时电路组成。其框图如下图1.1所示。 图1.1数字钟框图 1HZ信号发生器由555定时器构成的多谐振荡器产生。 时分秒计时器由计数器组成。其中，时为十二进制，时个位为二进制，时十位为十进制，在计数为十二时同时清零；分为六十进制，分（秒）十位为六进制，分（秒）个位为十进制。 译码显示部分由BCD七段显示译码器驱动显示器件，以显示数字。 校时电路用以重新接通电源或走时出现误差时都需要对时间进行校正。有时校正和分校正功能，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 2数字钟单元电路设计 2.1 1HZ方波信号设计 多谐振荡器是一种自激振荡器，在接通电源后，不需要外加触发信号，便能自动产生矩形（脉冲）波。图2.1为多谐振荡电路。 图2.1.1 多谐振荡器 充电时间： 放电时间： 频率： 图2.1.2为设计的1HZ信号产电路。 图2.1.2 1HZ信号发生器 2.2时间计数单元电路设计 时间计数单元由时、分、秒计数三个部分组成，它们的输出都是8421BCD码形式。十二进制和六十进制可以用74LS90或74LS161设计实现。 2.2.1计数器74LS90和74LS161 （一）74LS90 74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 图2.2.1 74LS90引脚图 表2.2.1 74LS90的功能表 输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QB QA R01、R02 R91、R92 INA INB 1 1 0 × × 0 × × 0 0 0 0 清 0 0 × × 0 1 1 × × 1 0 0 1 置 9 0 × × 0 0 × × 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QD QC QB 输出 五进制计数 ↓ QA QD QC QB QA输出8421BCD码 十进制计数 QD ↓ QAQD QC QB输出5421BCD码 十进制计数 1 1 不 变 保 持 由上表可知,74LS90的功能如下： (1)计数脉冲从INA输入，QA作为输出端，为二进制计数器。 (2)计数脉冲从INB输入，QD QC QB 作为输出端，为异步五进制加法计数器。 (3)若将INB和QA相连，计数脉冲由INA输入，QD QC QB QA作为输出端，则构成异步8421码十进制加法计数器。 (4)若将INA与QD相连，计数脉冲由INB输入，QAQD QC QB作为输出端，则构成异步5421码十进制加法计数器。 (5)清零、置9功能。 1）异步清零 当R01、R02均为“1”，S91、S92中有“0”时，实现异步清零功能，即QD QC QB QA＝0000。 2）置9功能 　 当S91、S92均为“1”；R01、R02中有“0”时，实现置9功能，即QD QC QB QA＝1001。 （二）74LS161 集成74LS161是4位二进制加法器，可以认为是十六进制计数器。图2.2.2为其引脚图，表2.2.2 为其功能表。 图2.2.2 74LS161引脚图 表2.2.2 74LS161功能表 清零 预置 使能 时钟 预置数输入 数据输出 RD LD EP ET CP D3 D2 D1 D0 Q3 Q2