第三章存储系统4-2.ppt

3.2.2 动态MOS（DRAM）存储器 四管动态存储元 六管存储元电路中，负载T3，T4是为了补充存储电荷用的。MOS的栅极电阻很高，故泄漏电流很小，在一定的时间内这些信息电荷可以维持住，在四管中，把T3，T4去掉了。 写入操作： 当写入时，字选择线的高电平打开T5，T6管，所存的信息送至A，B端，将信息存储在T1,T2管的栅极电容上。当T5，T6管截止时，靠T1，T2管栅极电容的存储作用在一定时间内保留所写入的信息。 读出操作： 读出时，先给预充信号，使T9，T10导通，电源向位线上的电容充电。当字选择线使T5，T6导通时，存储的信息通过A，B端向位线输出。若原信息为1，则电容C2上存有电荷，T2导通，T1截止，信号通I/O和I/O非输出。同时，D上的电荷可以通过A点向C2补充。 刷新操作： 为了阻止丢失信息，要不断给栅极进行充电，补足栅极的信息电荷，这就是所谓的再生或刷新。在字选择线上加一个脉冲就能自动刷新正确的存储信息。只要定时给全部存储元电路执行一遍读操作，信息不向外输出，就可实现再生或刷新。 2.单管动态存储元 单管动态存储元它由一个子T1和一个电容C构成。 四管电路的优缺点： 缺点：四管电路管子多，占用芯片面积大。 优点：外围电路简单，读出过程就是刷新过。 单管存储元电路的优缺点： 优点:单管电路的数量少，集成度高。 缺点: 需有高鉴别能力的读出放大器配合工作，外围电路复杂。 读周期 行地址有效?行地址选通?列地址有效?列地址选通?数据输出?行选通、列选通及地址撤销 写周期 行地址有效?行地址选通?列地址、数据有效?列地址选通?数据输入?行选通、列选通及地址撤销 刷新周期对2116来说每一个存储元必须每2ms刷新一次。 刷新时，RAS非为低，而CAS非为高， 且RAS非的宽度必须大于t RAS. 刷新地址必须在RAS非有效前有效， 并要保持一段时间。 在每次读或写周期时，由7位行地址所选中的整 个行的存储元被刷新。 一个RAS非刷新周期使所有DRAM片子的一个行整 个再生，每2ms内必须完成128个RAS非刷新周期。 刷新周期： 从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的这一段时间间隔。 常用的刷新方式： 集中式 分散式 异步式 集中式： 在整个刷新间隔内，前一段时间进行读／写周期或维持周期，等需要进行刷新操作时，便暂停读／写周期或维持周期，逐行进行刷新。 较适用于高速存储器。 分散式： 把一个存储系统周期tC分为两半，周期前半段时间tM用来读／写操作或维持信息，周期后半段时间tR作为刷新操作时间。这样，系统速度降低了。 这种刷新方式下，不存在有停止读／写操作的死时间。 异步式 刷新方式是前两种方式的结合。 DRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器，刷新／访存裁决，刷新控制逻辑等。这些控制线路可以集中在一个半导体芯片上，形成DRAM控制器。它是CPU和DRAM片子之间的接口电路，即将CPU的信号变换成适合DRAM片子的信号。借助DRAM控制器，可把DRAM看作像SRAM一样使用。 DRAM控制器的逻辑结构框图 地址多路开关 把来自CPU的地址转换成行地址和列地址分两次送出。 刷新定时器 定时电路用来提供人刷新请求。 刷新地址计数器 只用RAS非信号的刷新操作，需要提供刷新地址计数器。 * * (a) 四管动态存储电路 DRAM存储芯片实例 DRAM存储器芯片的结构与SRAM存储器芯片相似，由存储体与外围电路构成。DRAM集成度要高，外围电路比SRAM要复杂。 5、2116 16脚 16K ╳ 1位 A0----6 数据输入 1 RAS CAS WE 8 16 VDD VBB 9 数据输出 +12V -5V 2116：三种电源 = 1 读 VSS 地 VBB –5V VCC +5V VDD +12V WE： = 0 写 CAS：列地址选通 RAS：行地址选通 动态存贮器刷新：是一行一行进行的，7位刷新地址由RAS选通。 2116无片选信号，RAS同时起片选信号的作用 VCC+5V DRAM的刷新 存储器控制电路 仲裁电路 来自CPU的访问存储器的请求和来自刷新定时器的刷新请求同时产生，由仲裁电路对二者的优先权进行裁定。 定时发生器 提供行地址通信信号RAS、列地址选通信号CAS非和写信号WE，满足存储器进行访问和对DRAM片子进行刷新的要求。