实验五锁相环测试及应用实验报告.doc

实验题目：锁相环测试及应用实验 试验目的：1．了解锁相环的。 4046芯片的。 掌握锁相环路及各部件性能的测试方法。 4掌握锁相调频、鉴频电路的原理及测试。掌握锁相GPD-3303D 3．F20A型数字合成函数发生器/计数器 4．DSO-X 2014A数字存储示波器PLL）亦称自动相位控制（APC）电路，它是一种利用相位误差消除频率误差 若，瞬时相位差将随时间而变化；若保持固定值。锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。 锁相环的工作过程：如图1所示，若，必将引起的变化，鉴相器输出正比于的误差电压。中的高频分量和噪声，产生缓慢变动的直流电压。VCO受控于，使得振荡频率与输入参考频率的频差逐渐减小，直到，电路达到稳定平衡状态，即锁定状态。此时，保持一个不变的稳态相差，以维持电路的平衡状态。需要指出，环路能达到锁定状态，是在与相差不大的范围内。 2. 几个重要概念 ，不固定，环路处于不稳定状态，称为失锁。当时，保持常数，电路进入稳定状态，称为锁定。 ⑵ 跟踪过程与捕捉过程 在环路锁定状态下，如果输入信号频率发生变化，环路通过自身的调节作用，使输出信号频率以同样的规律跟随着变化，并且始终保持，这个过程称为跟踪过程或同步过程。刚加入信号时，并非立即进入锁定状态，而要经历一个过渡过程，这个环路由失锁进入锁定的过程称为捕捉过程。 ⑶ 同步带与捕捉带 在锁定状态下，环路维持锁定所允许的最大输入信号频率变化范围表示。 加入输入信号后环路能够自行锁定的最大许固有频差表示，一般。 ⑷ 锁相环路的主要特点 ① 跟踪特性 在锁定状态下，当输入频率发生变化时，VCO的频率可以精确地跟踪输入频率的变化，最终使。 ② 窄带滤波特性 就频率特性而言，PLL相当于一个带通滤波器，其带宽可以做的很窄。窄带滤波特性能够滤除混入输入信号中的噪声和杂散干扰。 ③ 锁定状态下无剩余频差 3. 锁相环应用 PLL具有许多优越的性能，如无频差工作特性、环路带宽或滤波器带宽的可调性等，因而应用广泛。如锁相调频、锁相调相、锁相鉴频、锁相混频、锁相倍频、锁相分频、同步解调、锁相频率合成等。 集成锁相环CD4046简介及应用： 1. CD4046简介 图2是单片集成锁相环CD4046CD4046采用CMOS工艺，特点是电源电压范围宽～1 V，VSS端一般接地），输入阻抗高约100 MΩ，动态功耗小。在VDD=15 V时最高频率可达1.2 MHz，用在中、低频段。CD4046内部集成了、以及源跟随器），放大整形电路 PDⅠ采用异或门结构，使用时要求输入信号占空比为50％。的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。当在0°180°范围内变化时，输出脉冲占空比随之改变。图是Ⅰ的输入、输出波形及VCO输入波形。  PDⅡ是一个由信号上升沿控制的数字存储网络。对输入信号的占空比要求不高，允许输入非对称波形，具有很宽的捕捉范围的，当输入信号比较信号时，输出，当信号滞后于比较信号时，输出为脉冲。  VCO需要外接电阻R1，R2和电容C1。R1，C1是充放电元件，电阻R2起到频率补偿作用。R1VCO的最高振荡频率，R2确定VCO的最低振荡频率。VCO的振荡频率不仅和R1，R2及C1的取值有关，还和电源电压有关，电源电压越高振荡频率越高。VCO禁止工作。　　 2．锁相调频 图所示为锁相调频电路框图，图中ui(t)由标准信号源或晶体振荡器提供稳定的标准频率，锁相环路使压控振荡器的中心频率稳定在标准频率上。当调制信号uΩ(t)加到压控振荡器的输入端，VCO的振荡频率将随uΩ(t)的变化而改变，从而输出调频信号。 图 锁相调频电路框图．锁相鉴频 锁相环路用于调频信号的解调时，调频信号从相位比较器输入，环路入锁后，VCO的振荡频率将跟踪调频信号的频率的变化。其鉴相器输出的控制电压经低通滤波器滤除载波信号后，输出调制信号。锁相环路鉴频器方框图如图所示。 图锁相环路鉴频器方框图 锁相频率合成器锁相频率合成是利用锁相环路的窄带跟踪特性，在基准频率源作用下，产生一系列离散的频率。具有系统结构简单，输出信号的频谱纯度高，易于实现等优点。锁相频率合成器框图如图所示。 图 频率合成器框图 图中输入信号为标准源，经可预置M分频器后得到参考频率，的信号输入相位比较器的一端，压控振荡器的输出信号经可预置N分频器后输入相位比较器的另一端，这两个信号进行比相，当环路锁定，有： 即 当改变预置数M、N时，可得到不同的输出频率。1SW3、1SW4和1SW5可设置不同的分频比，其中1、2、3、4拨向上“on”，输入逻辑电平“1”，