CMOS数字集成电路设计_八位加法器实验报告.doc

CMOS数字集成电路设计 课程设计报告 学 院：****** 专 业：****** 班 级：****** 姓 名：Wang Ke qin 指导老师：****** 学 号：****** 日 期：2012-5-30 PAGE \* MERGEFORMAT I 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc326078955 一、 设计要求 PAGEREF _Toc326078955 \h 1 HYPERLINK \l _Toc326078956 二、 设计思路 PAGEREF _Toc326078956 \h 1 HYPERLINK \l _Toc326078957 三、 电路设计与验证 PAGEREF _Toc326078957 \h 2 HYPERLINK \l _Toc326078958 (一) 1位全加器的电路设计与验证 PAGEREF _Toc326078958 \h 2 HYPERLINK \l _Toc326078959 1) 原理图设计 PAGEREF _Toc326078959 \h 2 HYPERLINK \l _Toc326078960 2) 生成符号图 PAGEREF _Toc326078960 \h 2 HYPERLINK \l _Toc326078961 3) 建立测试激励源 PAGEREF _Toc326078961 \h 2 HYPERLINK \l _Toc326078962 4) 测试电路 PAGEREF _Toc326078962 \h 3 HYPERLINK \l _Toc326078963 5) 波形仿真 PAGEREF _Toc326078963 \h 4 HYPERLINK \l _Toc326078964 (二) 4位全加器的电路设计与验证 PAGEREF _Toc326078964 \h 4 HYPERLINK \l _Toc326078965 1) 原理图设计 PAGEREF _Toc326078965 \h 4 HYPERLINK \l _Toc326078966 2) 生成符号图 PAGEREF _Toc326078966 \h 5 HYPERLINK \l _Toc326078967 3) 建立测试激励源 PAGEREF _Toc326078967 \h 5 HYPERLINK \l _Toc326078968 4) 测试电路 PAGEREF _Toc326078968 \h 6 HYPERLINK \l _Toc326078969 5) 波形仿真 PAGEREF _Toc326078969 \h 6 HYPERLINK \l _Toc326078970 (三) 8位全加器的电路设计与验证 PAGEREF _Toc326078970 \h 7 HYPERLINK \l _Toc326078971 1) 原理图设计 PAGEREF _Toc326078971 \h 7 HYPERLINK \l _Toc326078972 2) 生成符号图 PAGEREF _Toc326078972 \h 7 HYPERLINK \l _Toc326078973 3) 测试激励源 PAGEREF _Toc326078973 \h 8 HYPERLINK \l _Toc326078974 4) 测试电路 PAGEREF _Toc326078974 \h 8 HYPERLINK \l _Toc326078975 5) 波形仿真 PAGEREF _Toc326078975 \h 9 HYPERLINK \l _Toc326078976 6) 电路参数 PAGEREF _Toc326078976 \h 11 HYPERLINK \l _Toc326078977 四、 版图设计与验证 PAGEREF _Toc326078977 \h 13 HYPERLINK \l _Toc326078978 (一) 1位全加器的版图设计与验证 PAGEREF _Toc326078978 \h 13 HYPERLINK \l _Toc326078979 1) 1位全加器的版图设计 PAGEREF _Toc326078979 \h 13 HYPERLINK \l _Toc326078980 2) 1位全加器的DRC规则验证 PAGEREF _Toc326078980 \h 14 HYPERLINK \l _Toc326078981 3) 1位全加器的LVS验证 PA