数电 第五节 触发器.ppt

5.6 触发器的逻辑功能及其描述方法 3. 特性表 CP R S Qn+1 0 0 0 0 1 1 0 1 1 X X Qn 1 0 4. 几点说明 1)图示主从RS 触发器 1 触发有效； 2)表中*表示：若 R、S 端同时触发，则在CP回到0后,输出状态不定； 3)输入端的约束条件为 RS = 0。 1 * Qn CP下降沿到来时有效 特性方程 5. 逻辑符号 从触发器只能输出 CP=1期间，主触发器最后一 次变化所得到的状态。 在 CP=1期间，主触发器随 R、S端状态的改变而多次改变，但在CP下降沿到来时，从触发器最多只能改变一次。 6.动作特点 为使主从 RS 触发器按其特性表正常工作， 必须在 CP=1 期间，使 R、S 端的状态保持不变。 1S 1R C1 S R CP Q Q 带来的问题： 特别注意： 动作特点： 2. 特性表 5.4.2 主从 J K 触发器 1. 电路结构 Qn CP J K 0 0 0 0 1 1 0 1 1 X X 1 0 J K Qn Qn Qn+1 从触发器 主触发器 1 G1 G2 G3 G4 G1 G2 G3 G4 CP Q m Q m Q Q 3 .几点说明 1) 1触发有效； 2) 没有约束条件； 5. 动作特点 CP = 1 期间，由于反馈信号的作用，不管J、K端的状态有多少次跳变，主触发器只能变化一次； CP=1 期间，若 JK端的状态有跳变，则无法根据其特性表，正确判断电路的输出状态。有”一次变化”的问题! 4. 逻辑符号 为使主从 JK 触发器按其特性表正常工作， 在 CP = 1期间，必须使JK 端的状态保持不变。 C1 1J 1K Q Q SD RD J1 J2 CP K1 K2 C1 1J 1K Q Q SD RD J CP K C1 1J 1K Q Q J CP K 动作特点： 注意：主从JK触发器应该对应CP下降沿确定Q端次态。 带来的问题： 特别强调： CP=1,若J、K变化，触发器的状态与真值表不对应对激励信号要求严格。存在一次变化现象。 为了提高触发器的抗干扰能力，希望触发器的次态仅仅取决于上升沿或下降沿时刻的输入信号的状态。这样的触发器称为边沿触发器。 主从触发器： 边沿触发器： 5.5 边沿触发器 5.5.1、边沿D触发器 工作原理 （2）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （1）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 下降沿时刻有效 边沿D触发器没有一次变化问题。 （3）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 （4）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 综上所述，边沿D触发器的特性方程为： 逻辑符号 5.5.2、边沿JK触发器 CP下降沿时刻有效 JK触发器的逻辑符号 SD RD C1 1J Q Q J CP 1K K S R SD RD C1 1J Q Q J CP 1K K S R 上升沿触发有效 下降沿触发有效 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 边沿JK触发器的特点 本节只讨论有时钟控制的触发器。 1. 特性表 5.6.1 RS触发器 凡在时钟控制下，逻辑功能符合此特性表的触发器就叫做 RS 触发器。 R S 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 不定 1 1 1 不定 D 触发器等。 T 触发器、 JK 触发器、 RS 触发器、 有时钟控制的触发器，从功能不同分: n Q n+1 Q 0 0 0 2. 特性方程 3. 状态转换图 它表明 Q 从Qn Qn+1所需要的输入条件。 0 1 R = X S = 0 R = 0 S = 1 R = 1 S = 0 R = 0 S = X RS Q Q n+1 n 0 1 00 01 11 10 0 1 1 1 X