FPGA模拟DDS正弦波信号源1.doc

摘要 随着科学技术的发展和测量技术的进步，普通的信号发生器已无法满足目前日益发展的电子技术领域的生产调试需要。而DDS技术是一种新兴的直接数字频率合成技术，具有频率分辨率高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻等优点，因而在雷达及通信等领域具有广泛的应用前景。DDS的原理框图如图1所示。图中相位累加器可在每一个时钟周期来临时将频率控制字（TUNING WORD）所决定的相位增量M 累加一次，如果记数大于2^N，则自动溢出，而只保留后面的N位数字于累加器中。正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到DAC中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。 ???由图可知，一个基本的DDS结构，主要由相位累加器、相位调制器、正弦ROM查找表和DAC构成。图中的相位累加器、相位调制器、正弦ROM查找表是DDS结构中的数字部分，由于具有数控频率合成的功能，又合称为NCO（Numerically Controlled Oscillators）。 相位累加器是整个DDS的核心，在这里完成上述原理推导中的相位累加功能。相位调制器接收相位累加器的相位输出，在这里加上一个相位偏移值，主要用于信号的相位调制。 正弦查找表ROM是DDS最关键的部分，也是最复杂的部分；设计时首先需要对正弦函数进行采样，接着将采样的结果放到ROM模块的对应存储单元中；每一个地址对应一个数值，输出为10位。为了保证输出数据的稳定性，将ROM的输出数据先寄存在REGOUT中，待下一个始终到来时，再将其输出。整个系统各模块是在同步时钟信号CLK的控制下协调工作的。 数模转换器（DAC）的作用是将数字形式的波形幅值转换成所要求合成频率的模拟形式信号。DAC有电压和电流输出两种，其输出的信号并不能真正连续可变，而是以其绝对分辨率为最小单位的，所以其输出实际上是一个阶梯模拟信号。现在，一些器件厂家如美国的AD公司，都在DDS器件的芯片内部集成了DAC，这种结构称为Complete-DDS，大大简化了DDS的系统设计。 1.2 DDS的性能特点 （1）DDS的频率分辨率在相位累加器的位数N足够大时，理论上可以获得相应的分辨精度，这是传统方法难以实现的。 （2）DDS是一个全数字结构的开环系统，无反馈环节，因此速度极快，一般在毫微秒量级。 （3）DDS的相位误差主要依赖于时钟的相位特性，相位误差小。另外，DDS的相位是连续变化的，形成的信号具有良好的频谱，这是传统的直接频率合成方法无法实现的 （4）相位变化连续 　　改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （5）输出波形的灵活性　　只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （6）其他优点 　　由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 1.3 DDS的基本参数计算公式 由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每2?N个时钟周期输出一个周期的正弦波。所以此时有: f0=fc/2?N (1.3.1) 式中f0为输出信号的频率，fc为时钟频率，N为累加器的位数。 更一般的情况，频率控制字是M时，每2?N/M个时钟周期输出一个周期的正弦波。所以此时有:f0 = M*fc/2?N (1.3.2) 式中为f0输出信号的频率,fc为时钟频率，N为累加器的位数,M为频率控制字。 式（1.3.2）为DDS系统最基本的公式之一。由此可以得出： 输出信号的最小频率（分辨率）为:f0min= fc/2?N（1.3.3） 输出信号的最大频率为:f0max =Mmax*fc/2?N (1.3.4) DAC 每信号周期输出的最少点数为k= 2?N /Mmax(1.3.5) 当 N 比较大时，对于很大范围内的 M 值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。 2 DDS主体部分设计 整个DDS系统的设计采用层次结构，采用VHDL与原理图输入相结合的方法，下面就各个部分的设计分别介绍。 本设计中采用的频率字为32位，即